Hallo,
ich habe ein kleines Verständnisproblem, was die Belegung des Blockrams
eines Spartan3-200 durch das Xilinx 9.1 Studio angeht.
Für mein Projekt brauche ich einen in internen Rom von 18928 x 4 bit.
Da ich nicht auf die Xilinx Templates zurückgreifen darf, habe ich
diesen folgendermaßen realisiert.
1 | type ROM_TYPE is array (0 to 18927) of std_logic_vector (3 downto 0);
|
2 |
|
3 | constant ROM_CONTENT : ROM_TYPE := (...);
|
Ein Blockram bietet laut XAPP463 bei 4 bit Breite 4096 Einträge an.
Da nur ganze Blockrams belegen werden können, müsste die Synthese 5
Blockrams belegen.
Im Design Summery steht aber was von 6 verwendeten Blockrams.
Ich habe schon überall gesucht, um eine Erklärung zu finden,
aber leider ohne Erfolg.
Könnt Ihr mir Weiterhelfen ?
Vielen Dank
Elektron