Zähler 16Bit zählt falsch?

Hallo Micha,

ja ist folgendermaßen:

Q0 über negierung auf und
Q1 über negierung auf und
Q2 direkt         auf und
Q3 über negierung auf und --> auf eine Flankenerkennung (steigend)
Q4 über negierung auf und
Q5 über negierung auf und
Q6 über negierung auf und


so und damit schalte ich ein Latch.

Ja sind direkt die Ausgänge des Zählers fängt beo Q0 an und geht Bis Q15 
alsoalle zusammen ergeben Binär die gezählte Zahhl. So sollte es 
zumindest sein.

0 :: 0b000000 - kein Puls alle Ausgänge low
1 :: 0b000001 - 1.Puls nur Ausgang Q0 high
2 :: 0b000010 - 2.Puls nur Ausgang Q1 high
3 :: 0b000011 - 3.Puls Ausgang Q0 und Q1 high
4 :: 0b000100 - 4.Puls nur Ausgang Q2 high

so interpretieri ich die Ausgänge oder liege ich falsch?

So habe mal nen simplen 16Bit Zähler simuliert, das Ergebnis ist im 
Anhang zu finden. Denke ist selbsterklärend.

Aber warum wird der erste Impuls nicht gezählt?

Reset erfolgt im Augenblick noch nicht. Bin ja noch in der einfachen 
Simulationsstufe.

Code habe ich leider nicht, Arbeite mit der grafischen Oberfläche von 
Xilinx und demnach auch mit deren standard Bauelementen aus deren 
Bibliothek. Der Zähler cb16ce ist aber aus mehreren FTCE FlipFlops 
aufgebaut.

@ Micha R.
Laut meiner Simulation hat er aber den Startwert 0. Mann kann auch 
keinen vorgeben.
Versuche gerade die interne Verschaltung zu verstehen, diese FTCE sind 
Toggle Flip Flops  mal sehen.

@ Udo (Gast)

>Q0 über negierung auf und
>Q1 über negierung auf und
>Q2 direkt         auf und
>Q3 über negierung auf und --> auf eine Flankenerkennung (steigend)
>Q4 über negierung auf und
>Q5 über negierung auf und
>Q6 über negierung auf und

>so und damit schalte ich ein Latch.

>Code habe ich leider nicht, Arbeite mit der grafischen Oberfläche von
>Xilinx und demnach auch mit deren standard Bauelementen aus deren
>Bibliothek. Der Zähler cb16ce ist aber aus mehreren FTCE FlipFlops
>aufgebaut.

Ja und? Wo ist das Problem? Fertigen Zähler nehmen und gut. Kann es ein, 
dass du was wildes Asynchrones augebaut hast?

MFg
Falk

@ Micha R.
Ja clr ist auf GND.

@Falk
Ja habe doch den fertigen Zähler der Bibliothek  CB16CE von Xilinx 
genommen. Aber der schaltet so wie in dem Bild meiner Simmulation oben.

Der Aufbau des Zählers in der 8Bit Version:

Alos ich verstehe den Zähleraufbau so, dass jeder Puls auch der 1. 
gezählt wird.

@ Udo (Gast)

>@Falk
>Ja habe doch den fertigen Zähler der Bibliothek  CB16CE von Xilinx
>genommen. Aber der schaltet so wie in dem Bild meiner Simmulation oben.

Ahhhh, jetzt seh ich es erst. Sag mal, denkst du nicht, dass auch im 
DSL-Zeitalter 1.6 MB für so ein Bild ein wenig zuviel sind? Solche 
Sachen immer als PNG speichern und hier anhängen! Als PNG sind das 
gerade mal 13kB! Das ist ein Faktor von 123!

Mfg
Falk

FULL ACK!

Das Problem wäre erledigt, wenn die Foren-Software BMP-Anhänge einfach 
abweisen würde.

sorry war so im Eifer des Gefechts nächstes mal wird der Anhang kleiner.
Vergebt mir.

So das Problem hat sich geklärt:
Es ist so, dass die Simulation des Xilinx Prog. eine Art. delaytime hat 
setzt man die zu zählenden Pulse ab 400ns werden auch alle gezählt.