mikrocontroller.net

Forum: Platinen 4-lagige Platine


Autor: Jürgen (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

ich hab eine Frage zur 4-Lagen-Leiterplatten-Belegung: oben und unten 
Signalleitungen und in der Mitte GND und VCC auf jeweils einer Lage?

Wenn man einen part auf der Platine hat, der von dem größten teil der 
Platine galvanisch getrennt ist, lässt man dann die VCC über einen 
DCDC-Wandler mit galv. auf die oberfläche kommen (1 Lage) und dann 
wieder auf die VCC-Lage?

Jeder IC hat ja mindestens einen VCC-Pin und einen GND-Pin - führt man 
diese sofort auf die jeweilige richtige Lage? Das würde ja ganz schön 
teuer werden, bei so vielen Vias (die nicht komplett durchgehen)?

Gibt`s für das Routen von solchen 4-Lagen-Platinen irgendwelche 
Dokumente wie man da am besten vorgeht? Was man beachten muss, was die 
vorteile (wie crosstalk unterdrücken) und nachteile sind? Platziert man 
die ICs etc. nur auf einer Ebene (der oberen)?

Mfg
Jürgen

Autor: test (Gast)
Datum:

Bewertung
-1 lesenswert
nicht lesenswert
die 2 innenlayer nur für gnd und vcc??? so ein schwachsinn..

Autor: Falk (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Jürgen (Gast)

>ich hab eine Frage zur 4-Lagen-Leiterplatten-Belegung: oben und unten
>Signalleitungen und in der Mitte GND und VCC auf jeweils einer Lage?

Ja, so macht man das zu 90%.

>Wenn man einen part auf der Platine hat, der von dem größten teil der
>Platine galvanisch getrennt ist, lässt man dann die VCC über einen
>DCDC-Wandler mit galv. auf die oberfläche kommen (1 Lage) und dann
>wieder auf die VCC-Lage?

???

>Jeder IC hat ja mindestens einen VCC-Pin und einen GND-Pin - führt man
>diese sofort auf die jeweilige richtige Lage? Das würde ja ganz schön

Ja, warum dann nicht?

>teuer werden, bei so vielen Vias (die nicht komplett durchgehen)?

Nein, du verwechselst was. Normalerweise (tm) benutzt man nur normale 
Vias, die durch die ganze Platine gehen. Die sind die billigsten und für 
90% der Anwendung ausreichend. Vis, die nur teilweise durch die Platine 
gehen nennt man Blind, Burried oder Microvias (alles drei verschiedene 
Vias, aber doch wieder ähnlich ;-) Die sind teuer in der Herstellung und 
man wird sie nur auf ultrahochdichten Platinen einsetzen.

>Gibt`s für das Routen von solchen 4-Lagen-Platinen irgendwelche
>Dokumente wie man da am besten vorgeht? Was man beachten muss, was die

Sicher. Frag mich aber nicht wo.

>vorteile (wie crosstalk unterdrücken) und nachteile sind? Platziert man
>die ICs etc. nur auf einer Ebene (der oberen)?

Das hat mit EMV etc. wenig zu tun, eher mit Bestückungs-und Lötaufwand.

> test (Gast)

>die 2 innenlayer nur für gnd und vcc??? so ein schwachsinn..

Ja, diesen "Schwachsinn" praktiziert die Mehrheit der Layouter seit 
Jahrzehnten, und das recht erfolgreich.

Mfg
Falk

Autor: Thomas B. (yahp) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> Jeder IC hat ja mindestens einen VCC-Pin und einen GND-Pin - führt man
> diese sofort auf die jeweilige richtige Lage? Das würde ja ganz schön
> teuer werden, bei so vielen Vias (die nicht komplett durchgehen)?

Wieso nicht durchgehen? Bei bedrahteten Bauteilen guckt das Pin doch eh 
durch die ganze Platine durch, also ist das ein normales Via. Und bei 
SMD kommst du ohnehin nicht auf dem Pad direkt raus, sonder 
normalerweise (tm) daneben.

Das Problem ist also gar keines ;-)

Autor: Daniel (x2) (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Für welche Anwendungen erfragst du das ganze denn?
Also welcher Arbeitsbereich...denn in der Uni kann dir sicher jemand 
helfen, der sich damit auskennt und im Beruf auch oft. Das Layouten ist 
ein spezielles Gebiet bei dem es auf Erfahrung ankommt und diese erlangt 
man ja bekanntermaßen durch Fehlermachen. :P

Ich schließe mich meinen Vorrednern an, außer dem test-**** :-)

Autor: Jürgen (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
ich hab gelesen in einem Thread hier im Forum, dass man ab 80MHz auf 
eine 4-lagige Platine umsteigen sollte...

jetzt wollte ich halt wissen ob ich eine benötige bzw. ab wann es sinn 
macht sowas zu verwenden.

Autor: Daniel (x2) (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Im Platinenforum (http://www.mikrocontroller.net/forum/6) ist sowas 
besser aufgehoben. Mein Prof. meinte immer so mir dass man bis 100MHz 
nichtmal über das Layout nachdenken muss. g

Autor: Jürgen (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
ich hab mir halt schon ein paar sachen von ti etc. durchgelesen über HF 
und da wird häufig 10MHz so als startgrenze genannt...

>Im Platinenforum (http://www.mikrocontroller.net/forum/6) ist sowas

ich denke das thema ist sehr übergreifend - weil mit dem Platinendesign 
verbunden sind ja auch HF-Technik etc. --> deshalb hab ich es im 
allgemeinen forum hier gepostet...

Autor: Daniel (x2) (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ja nur so für die Zukunft, die Platinenmenschen kennen sich mit 
HF-Design meist aus.

Autor: Jankey (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
völliger schwachsinn, wenn du messungen machst mit einer PCB und 1 bis 6 
MhZ DCDC's vermessen musst is eine Saubere Groundplane & kurze leitungen 
das um und auf, Auftrennungen sämmtliche netzt und Force und Sense 
versteht sich dann schon von selber, das is aber jetzt eher was 
analoges, bei Digitalen sachen kann das schon bei einigen 100 MHz liegen 
...

1) das mit InnenLagen nur mit GND und VCC verlegen hat den sinn das die 
beiden nahe aneinander liegen = zusätzlicher kondensator von ca. 
10nF~100nF ( je nach Prepräg ) über die komplette Plane,

2 tens wenn du fehler hast kannst du auf den "zugänglichen" seiten noch 
kratzen und umlöten ...

3) bevor ich noch nicht mindestens 8 Layer zum Routen hab mach ich mir 
da keine Sorgen wegen EMV ... und ein Layer Konzept fängt bei mir 
manchmal schon mit 2 Layern an ... ( zb FAST ungeschnittene Groundplane 
... )

Autor: Jürgen (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
das hab ich bis jetzt auch nur gelesen - aber wenn du mir ein paar pdfs 
nahelegen kannst, wäre das natürlich super!


1) du meinst die GND und VCC Lage wirkt wie ein Kondensator? ok.

2) stimm ich zu  - bezüglich EMV hab ich mir halt schon ein paar 
Platinen mal von namhaften herstellern angeschaut und die unternehmen 
schon einiges gegen EMV (z.B. keine lötstellen zur Frontplatte, wo der 
user dauert mit seinen fingern emv-stöße verursacht oder eine GND mit 
Grid)

3) gut bis auf die Abblockkondensatoren vor jedem VCC-Eingang eines 
ICs...

Autor: Εrnst B✶ (ernst)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wobei ich schon Steckkarten (AVR-ISDN Karten z.B.) gesehen hab, die die 
Ground/VCC Plane aussen hatten, und die Signallayer innen.

Vermutlich damit man sich das hochgeheime Platinenlayout nicht einfach 
so abschauen konnte.

/Ernst

Autor: Jankey (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
nein, eher schirmungtechnischer Natur ... grade bei LAN oder HF karten 
...

Autor: Falk (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Jürgen (Gast)

>ich hab gelesen in einem Thread hier im Forum, dass man ab 80MHz auf
>eine 4-lagige Platine umsteigen sollte...

Das kann man so allgemein nicht sagen. Funkamateur abuen auch viel 
zweilagige Sachen bis in GHz bereich hinein.

>jetzt wollte ich halt wissen ob ich eine benötige bzw. ab wann es sinn
>macht sowas zu verwenden.

Wenn die Komplexität es erfordert, sprich wenn viel Signale auf kleinem 
Raum zu verlegen sind. Z.B. bei BGAs etc.

@Daniel (x2) (Gast)

>besser aufgehoben. Mein Prof. meinte immer so mir dass man bis 100MHz
>nichtmal über das Layout nachdenken muss. *g*

Jaja, die Herren in ihrem Elfenbeinturm. Ohje!

@Jankey (Gast)
Datum: 27.07.2007 22:56

>völliger schwachsinn, wenn du messungen machst mit einer PCB und 1 bis 6
>MhZ DCDC's vermessen musst is eine Saubere Groundplane & kurze leitungen
>das um und auf, Auftrennungen sämmtliche netzt und Force und Sense
>versteht sich dann schon von selber, das is aber jetzt eher was
>analoges, bei Digitalen sachen kann das schon bei einigen 100 MHz liegen

Was ist das denn für Kauderwelsch? Deutsches Sprache, schweres Sprache.

>1) das mit InnenLagen nur mit GND und VCC verlegen hat den sinn das die
>beiden nahe aneinander liegen = zusätzlicher kondensator von ca.
>10nF~100nF ( je nach Prepräg ) über die komplette Plane,

Grundrechenarten sind auch nicht deine Stärke. Rechne mal nach, der 
Kondensator ist um den Faktor 100..1000 kleiner.

>3) bevor ich noch nicht mindestens 8 Layer zum Routen hab mach ich mir
>da keine Sorgen wegen EMV ... und ein Layer Konzept fängt bei mir

???
Selten so einen Quark gelesen.

MfG
Falk

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.