Gast
#615629
Hallo, wann verwendet man SDRAM und wann SRAM bzw. was sind die Unterschiede zwischen diesen beiden flüchtigen Speichern? Gibt es SDRAM in großeren Größen als SRAM? Sind sie schneller getaktet etc. Jakob
Hallo das SRAM ist ein Statisches RAM. Das SRAM brauht keinen Refresh. Das SDRAM ist ein Synchrones DRAM, braucht also einen Refresh. Das Synchron bezieht sich meines Wissens auf den Ablauf von ROW- und Column-Adress beim Adressieren. Durch den geänderten Ablauf ist es schneller als ein "normales" DRAM. Gerhard
Gast
#615643
@ Jakob (Gast) >wann verwendet man SDRAM und wann SRAM bzw. was sind die Unterschiede Wenn der uC/Controller/CPU ein interface für SDRAM hat nimmt man SDRAM, wenn er ein Interface für SRAM hat SRAM. ;-) SRAM ist eher was für kleine Controller (AVR/8051), SDRAM für grössere (ARM, PowerQUICK, etc.) >zwischen diesen beiden flüchtigen Speichern? SRAM: Static RAM. Den kann man ewig nicht ansteuern, der behält trotzdem seine Daten (solange Spannung anliegt). Die Steuerung ist asynchron mit drei Signalen RD (read), WR(write) und CS(chip select). SDRAM: Synchronous Dynamic RAM; Dynamisch heisst, dass der RAM alle paar Mikrosekunden (5..20) einen Refreshbefehl vom Controller braucht, damit er seine Daten nicht verliert. Synchronous (synchron) heisst, dass er ein synchrones Speicherinterface hat, wo alle Aktionen synchron zu einem Takt erfolgen. >Column-Adress beim Adressieren. Durch den geänderten Ablauf ist es >schneller als ein "normales" DRAM. Naja, nciht ganz. Durch das synchrone Speicherinterface wird die Ansteuerung vereinfacht und beschleunigt. Die Entwicklung im IC-Bereich haben ihr übriges dazugetan. MfG Falk
Hinzuzufügen wäre noch, daß dynamische Speicher i.d.R. einen gemultiplexten Adressbus haben und eine Adresse sequentiell in zwei Hälften angelegt wird, mit entsprechenden Taktsignalen gesteuert. Je nach Art des Zugriffs kann auch die eine Hälfte für mehrere aufeinanderfolgende Zugriffe nur einmal angelegt werden, was verständlicherweise die Zugriffsgeschwindigkeit erhöht. SRAMs haben i.d.R. keinen gemultiplexten Adressbus, sondern reichen ihren Adressbus 1:1 durch. Ein 1 MBit-DRAM hat wegen des gemultiplexten Adressbusses nur 10 Adressleitungen, während ein 1 MBit-SRAM 20 Adressleitungen hat, was unweigerlich ein größeres Gehäuse mit mehr Pins erfordert. Bei den heutzutage üblichen (S)DRAM-Speicherkapazitäten kommt das noch deutlicher zum Tragen.
Gast
#615778
bei SDRAMs muss auch genau auf die gleichen Längen etc. aufpassen, damit das timing stimmt, welches im datasheet angegeben ist... also längenausgleich bei den leiterbahnen etc. Für FR4-Material kann man da eine 0.6*c geschwindigkeit annehmen multipliziert mit dem abstand (time) zwischen den einzelnen signalen (s = t * v) und man weiß wie genau es sein muss... freudi
Es ist ja richtig, das dynamisches RAM refreshed werden muss. Aber warum? Vielleicht sollte man hier mal erklären, das statishes RAM aus einem Fip-Flop besteht, welches entweder in dem einen (0) oder anderm (1) Zustand verbleiben kann. Bei dynamischen RAM´s handelt es sich um einen sehr kleinen Kondensator, der entweder entladen (0) oder geladen (1) ist. Da Kondensatoren leider die schlechte Eigenschaft haben die Ladung auszugleichen, muss die Information wieder auf Vordermann gebracht (refreshed) werden, bevor sie verloren ist, entweder voll entladen oder voll laden. Statische RAM´s brauchen mehr Transistoren, also mehr Platz für eine Speicherzelle, dafür ist die Ansteuerung leichter.
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.