Hallo, ich möchte gern eine 4-lagige Platine entwerfen, bei der auf layer3 die VCC 3.3V als Fläche sein soll... nur leider hab ich auch einen µC der einige Anschlüsse aufweist mit der 1.8V Spannung. Wo platziert man diese Spannung am besten bzw. routet man sie? Auch auf dem dritten Layer - wieviel Abstand sollte man zwischen den Spannungen dann wählen? Oder lässt man diese Spannung auf dem ersten Layer? Was ist am sinnvollsten, um stromschleifen etc. gering zu halten... Bernd
Ich mach bei Vierlagen immer: eine innere GND, eine inenre +Ub. falls ich zwei verschiedene Spannungen habe, route ich sie auf den selben Layer wie +Ub. Da das meist nur ne Hilfsspannung ist, kommt man ohne Polygon aus.
eine ander möglichkeit wäre, die 1.8V nur unter dem µC zu haben und mit Vias zu verbinden und auf der unteren Seite (4-Layer) die kondensatoren installieren... oben würd ich es nicht installieren die 1.8V, da das zu zerflättert wäre und somit große stromläufe ergibt
>>auf der unteren Seite (4-Layer) die kondensatoren installieren...
Das sowieso. Bin bei meiner ANtwort aber davon ausgegangen.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.