VHDL vs Schematic

Ich würde sagen das hängt von der Fähigkeit des Synthesetools ab. Wenn 
du etwas grafisch zeichnet, dann instanzierst du somit direkt die 
tatsächlich vorhandenen "Primitives". Das Synthesetool hat also gar 
keine Chance auf die Idee zu kommen, andere Bausteine für die grafische 
Beschreibung zu verwenden.

Hingegen bei VHDL muss das Synthesetool schon mehr machen und je nach 
dem kommt es (vorwiegend bei größeren Beschreibungen) auch vor, dass von 
Syntheseschritt zu Syntheseschritt ein unterschiedlicher Platzbedarf 
vorliegt. Wie halt das Synthesetool gerade lustig ist, die gleiche 
Funktion wird aber in allen Fällen gegeben sein.

Mit VHDL hast du halt einen höheren Abstraktionsgrad, manchmal dann zum 
Preis von Platz. Dafür stehst du mit grafischer Beschreibung sehr 
schnell an, wenn du komplexere Sachen machen willst.

@Falk:

Gegenfrage: Wird eine Beschreibung mit VHDL kleiner im Vergleich zu 
Schematic? Was meinst du?

>Wenn man mit Xilinx Schematics arbeitet, dann wird die Zeichnung von der
>GUI in VHDL umgewandelt und dann kompiliert.

Oh. Das hätte ich nun nicht erwartet.
VHDL steht von der Abstraktionsstufe ja deutlich höher als die Zeichnung 
mit den Logikgattern. Das ist ja fast so, als wenn man einen 
Assembler-Quelltext zunächst nach ADA wandelt, um dann letztendlich die 
ausführbare Binärdatei zu generieren.

Ich tendiere zu einem Hersteller-unabhängigen Tool für die SCH. Damit 
kommt am am besten klar und kann importieren. Allerdings ist es auch 
nicht so schlimm, mal ein SCH-Xilinx-Disign zu übersetzen, die *.vhj 
umzubennenen und das ganze ins Altera zu stopfen. Der meiste Aufwand ist 
eh, die Cores auszutauschen.