mikrocontroller.net

Forum: FPGA, VHDL & Co. Resetzustand der Pins festlegen


Autor: Dietmar (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo zusammen,

mit welchem UCF-Befehl kann ich den Logikzustand der Ausgänge eines
FPGA nach dem Reset festlegen?

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Dietmar (Gast)

>mit welchem UCF-Befehl kann ich den Logikzustand der Ausgänge eines
>FPGA nach dem Reset festlegen?

Mit gar keinem. Was man tun kann ist den Resetzustand von FlipFlops 
festlegen. Den hab ich aber jetzt nicht parat. RTFM hilft dir weiter. 
Constraints Guide. Oder du nutzt einen asynchronen Reset für deine 
FlipFlops und verbindest ihm mit dem POR Primitive.

MfG
Falk

Autor: Andreas Schwarz (andreas) (Admin) Benutzerseite Flattr this
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Falk Brunner wrote:
> @ Dietmar (Gast)
>
>>mit welchem UCF-Befehl kann ich den Logikzustand der Ausgänge eines
>>FPGA nach dem Reset festlegen?
>
> Mit gar keinem. Was man tun kann ist den Resetzustand von FlipFlops
> festlegen. Den hab ich aber jetzt nicht parat.

Einfach das Signal entsprechend initialisieren:
signal xyz : std_logic := '1';

Autor: Michael Niegl (bigmike47)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Das bringt fuer die Synthese ueberhaupt nichts, das interessiert nur den 
Simulator. Fuer den wirklichen FPGA muss man init attributes vergeben.

Autor: Andreas Schwarz (andreas) (Admin) Benutzerseite Flattr this
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Doch, siehe "VHDL Language Support" im XST User Guide.

Autor: FPGA Spezialist (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Das bringt für die Synthese soviel, daß das image, das der FPGA bekommt, 
dort entsprechend initialisiert ist! Aber mit dem Reset hat das nichts 
zu tun. Eine FPGA-Schlatung wird ja nicht nur eingeschaltet und geladen, 
daher brauchen zumindeste die FSMs immmer einen startreset und ein 
Signal von Aussen, das auch wirklich resettet-1

Autor: Andreas Schwarz (andreas) (Admin) Benutzerseite Flattr this
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Die VHDL-Initwerte werden durch den Globalen Reset geladen, der lässt 
sich auch aktivieren ohne das FPGA neu zu konfigurieren.

Autor: Roger Steiner (edge)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
FPGA Spezialist wrote:
> Eine FPGA-Schlatung wird ja nicht nur eingeschaltet und geladen,
> daher brauchen zumindeste die FSMs immmer einen startreset und ein
> Signal von Aussen, das auch wirklich resettet-1

Du solltest das Spezialist aus deinem Namen streichen.
Hier im Forum wird der Reset, zumindest was SRAM basierte FPGAs 
betrifft, deutlich ueberbewertet.

Cheers, Roger

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.