Hallo! Kann es sein das ein Fifo per Design während er gelesen wird keine neue Daten annimmt? Scheint jedenfalls bei dem Xilinx IP so zu sein... Gruß, Manuel
@ Manuel Kampert (manuel1139) >Kann es sein das ein Fifo per Design während er gelesen wird keine neue >Daten annimmt? Scheint jedenfalls bei dem Xilinx IP so zu sein... Quark. Dann wäre der Sinn eines FIFOs vollkommen aufgehoben. Denk dran, dass die FIFOs freilaufende Takte brauchen. Auf beiden Seiten, wenn es asynchrone sind. MfG Falk
Hallo Falk, > Quark. Dann wäre der Sinn eines FIFOs vollkommen aufgehoben. > Denk dran, dass die FIFOs freilaufende Takte brauchen. Auf beiden > Seiten, wenn es asynchrone sind. Was sind eigentlich freilaufende Takte? Ich finde einfach nirgends eine Definition für diese Bezeichnung. Danke und Gruss, Torsten
Danke erst mal für die Antwort. Dachte schon ich muß mein Design nochmal komplett umwerfen. Was sind freilaufende Takte?
@ Bluehorn (Gast) >Was sind eigentlich freilaufende Takte? Ich finde einfach nirgends eine >Definition für diese Bezeichnung. Nomen est Omen. Das sind Takte wie von einem Oszillator, die halt IMMER gleichmässig laufen. Man kann auch Takte über Steuwerungen zeitweise abschalten (clock gating) Das ist aber meist schlecht. Taktung FPGA/CPLD MfG Falk
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.