|
Anzeige
|
wie genau macht man die Impedanzanpassung
Gast
#633282
Hallo, wie genau oder exakt geht ihr mit den Impedanzen von Leiterbahnen auf FR4-Material (Microstrip) um? Welche Abweichungn von 50 Ohm kann man bei Signalen wie CLK oder andere wichtige Signalleitungen noch verkraften, ohne dass die Störungen bzw. Reflektionen zu groß werden? ich kann das schlecht einschätzen, wie genau man die Impedanzanpassung machen sollte... und ist es eher sinnvoll 50 Ohm oder 75 Ohm Anpassung durchzuführen? Udo Wenn ich mal Heiners Ausführungen übersetzen darf: Ohne konkrete Angaben Deinerseits kann man dazu überhaupt nichts sagen. Es hängt hauptsächlich von der Leitungslänge und der Frequenz des Datenempfängers ab. Ich hab z.B mal SRAM an nen 8051 bei 32 MHz gehängt ohne Probleme. Dann noch nen CPLD und schon gabs Probleme, weil der CPLD zu schnell reagierte. Ich hab dann noch nen Delay-Term (10ns) im CPLD definiert und dann war alles wieder in Butter. Blöder Weise hat dann die neue CPLD-Software den ABEL-Code in VHDL umgewandelt, wobei der Delay-Term gnadenlos wegoptimiert wurde ('keep' wurde einfach ignoriert). Da ich aber eh ein Redesign machen mußte, habe ich den Delay-Term in ein EXOR mit nem Low-Pin umgewandelt und so das VHDL ausgetrickst (EXOR darf es nicht wegoptimieren). Wie man also sieht ist diese Thematik sehr komplex und ohne genaue Timinganalyse voll forn Arsch. Peter
Gast
#633292
aber wenn man die timings hat wie geht man denn vor? theoretisch nach formeln ohne genaue werte? die meisten formeln entstehen ja auch nicht anhand konkreter werte sondern durch abstrakte Formeln siehe R= U/I etc... oder in diesem Fall Tclk-to-output + Tsetup + Thold So Pi * Daumen: Bis 100MHz auf ner 100*160 Platine handgeroutet mache ich garnichts. Autorouter fahren ja gerne mal um die ganze Welt, da kann dann Anpassung nötig sein. Dann braucht man aber wieder 50 Ohm Treiber (ABT-Logik), kostet also ordentlich Stromverbrauch. Peter Antwort schreiben |
Anzeige
|
