Gast
#634068
Hallo, wie sieht genau ein Timing eines Datenbusses aus? was genau macht die clk-Leitung bei einem Flash? Wird clk aus der Systemclock vom µC erzeugt und mit jeder clk-Impuls der zum Flashspeicher gelangt, kann ein Step durchgeführt werden - z.B. ein Bit speichern im Flash? Warum muss die Hold Time größer sein, als clock-to-output time und die Verzögerungszeit auf der Leiterbahn? In welcher Dimension bewegt sich die Hold time? welche clock wird bei der clk-to-output time gemeint? Karl