RC Glied Verzögerung ausrechnen

[Hans (Gast)]

Abend

Jeder IC hat eine Lastkapazität die zusammen mit dem
Eingangswiderstand des jeweiligen ICs ein RC-Glied darstellt - rechnet 
man darüber auch die Verzögerung aus, die so ein IC darstellt? Oder geht 
das anders?

Hans

[Hans (Gast)]

funktioniert anscheinend nicht so, oder?

mein vorhaben ist, die verzögerung die durch die lastkapazitäten die 
zwischen zwei ICs vorhanden sind (nämlich I²C verbunden) auszurechnen um 
den Geschwindigkeitverlust herauszufinden.

die Load Capacitcance sind einmal 12pF und einmal 32pF - nur welchen 
Widerstand muss man dafür heranziehen? Bzw. mit welchen Spannungen und 
Ströme rechnet man da das aus?

Hans

[Ingo (Gast)]

würd mich auch interessieren - d.h. die angegebenen Rise-Time bei einem 
IC kann gar nicht eingehalten werden wegen der RC Verzögerung die durch 
die Load-Kapazität entsteht?

Ingo

[Peter (Gast)]

ja das stimmt, wobei ich glaub das die angegebene Rise-Time mit der 
angegebenen Lastkapazität zusammenhängt.

man müsste zuerst die komplette Kapazität der Schaltung ausrechnen 
(zusammenfassen zu Cgesamt);

für die widerstandsberechnung verwendet man die low output voltage 
(glaub ich - weiß aber nicht genau warum... vielleiht kann das jmd. 
anders noch beantworten) und den dazugehörigen strom...

Peter

[Gerhard Weber (Gast)]

>man müsste zuerst die komplette Kapazität der Schaltung ausrechnen
>(zusammenfassen zu Cgesamt);

ja und als Widerstand ist nur der Widerstand vom IC, der das ganze 
treibt interessant... ein Datenbus oder I²C ist meistens low geschaltet 
und nur ab und zu kommen Daten rüber - wird high... daher zur berechnung 
R = low voltage / entsprechender strom = 0.4V / I bei CMOS

2.2  R  C ergibt dann die verzögerung von trise 10-90 %

Gerhard Weber

[Mandrake (Gast)]

Wie man das genau macht weiß ich auch nicht aber ich würde so daran 
gehen:

Die Übertragungsstrecke stellt einen Tiefpass dar, der die 
Flankensteilheit herabsetzt. Die Anstiegszeit (low->High) auf die 
Spannung, die der Empfänger als High detektiert ist nach meinem 
Verständnis die Verzögerung die hier gesucht wird.
Man muss also erst einmal das Model der Leitung ausmessen 
(Leitungstheorie).
Genauer, die Länge, induktiver, kapazitiver sowie resistiver Belag.
In Verbindung mit den Ein.- bzw. Ausgangskapazitäten der Sende und 
Empfangsbausteine kann ich dann ein Ersatzschaltbild entwerfen und 
dessen Übertragungsfunktion ermitteln.
Wenn man diese mittels der komplexen Impedanzen ermittelt hat, kann man 
sich zu nutze machen, dass die Übertragungsfunktion die 
Fouriertransformierte der Impulsantwort ist. Wir suchen aber die 
Sprungantwort, die das Zeitintegral der Impulsantwort ist.
In der Frequenzdomäne geht diese Integration in eine Division durch

$$j\omega$$

 über. Man teilt also die Übertragungsfunktion durch "jw"
und transformiert diese anschließend in den Zeitbereich zurück.

Wir haben dann die Sprungantwort des Übertragungssystems im Zeitbereich.
Diese muss man dann mit der Schwellspannnung (ab der High detektiert 
wird) gleichsetzen und nach der Zeit auflösen.
Die gewonnene Zeitangabe ist dann die gesuchte Verzögerung.

Ich würde bei der Systemmodellierung auch untersuchen welche Teile 
eventuell auf Grund des geringen Einflusses zur Vereinfachung entfallen 
können.

[Hans (Gast)]

>In Verbindung mit den Ein.- bzw. Ausgangskapazitäten der Sende und
>Empfangsbausteine kann ich dann ein Ersatzschaltbild entwerfen und
>dessen Übertragungsfunktion ermitteln.

wenn man mal die leitung nicht mit betrachten möchte, sondern lediglich 
die angeschlossenen ICs und Lastwiderstand und Lastkapazität ausrechnen 
möchte - wie macht man das? Kann man für die Rechnung die Lastkapazität 
aus dem Datenblatt verwenden?

Hans

[Sebastian (Gast)]

stellt einem das datenblatt da nicht ein paar hilfen zur verfügung umd 
das ausrechnen zu können, wie groß ein angeschlossener IC auf die 
Verzögerung des Systems einfluss nimmt?

Sebastian