Jitter per externe ICs beseitigen

@ Gast (Gast)

>100 MHz ausgegeben, welches ziemlich verjittert ist. Das bekommt man am

Klingt nach DLL/PLL.

>FPGA selbst auch nicht weg, gibt es eine möglichkeit, mit einem externen
>IC einen Mittelwert zu ermitteln und das Ausgangssignal dadurch zu
>verbessern?

Ja, mit einer guten externen PLL. Einfacher und besser ist es aber den 
Jiter erst gar nicht entstehen zu lassen, indem man eine jitterarme 
Taktverteilung vornimmt.

MFG
Falk