Leistungsaufnahme von FPGA/CPLD

@Philip
steht in den Datenblättern, für die CPLDs gibts exakte Diagramme.

Da ich grade gemessen habe:

XC9572XL halbvoll mit 1 MHz Takt (also sehr langsam) zieht ca. 10 bis
20 mA.

Zu den Datenblaettern. Altera geht von 15% der Gatter aus. Das steht so 
im Kleingedruckten. dh, der effektive Strom kann im unguenstigsten Fall 
7 mal hoeher sein.

> Wovon ist der Verbrauch prinzipiell abhängig?

> - Taktung?
> - Anzahl verwendeter Logikblöcke?

- Anzahl verwendeter IOs und deren Treiberstärke
- Versorgungsspannung der IOs (3.3V, 2.5V, 1.8V, oft wählbar)
- FPGA- / PLD-Familie

Xilinx bietet für einige (?) FPGAS Excel-Sheets zur groben Berechnung 
an, möglicherweise aber nur für Firmenkunden.

@Andreas Schwarz

XPower erwartet wohl bereits Designdaten und dürfte deshalb ein recht 
genaues Ergebnis liefern. Ich meinte die Excel-Sheets für FPGA-Familien, 
die unter
 http://www.xilinx.com/products/design_resources/power_central/index.htm
zu finden sind. Sie sind wohl für jeden zugänglich.
Da wird wesentlich mehr geschätzt, das ist aber oftmals in den frühen 
Desingphasen hilfreich für die Dimensionierung der Stromversorgungen.

Bei direktgespiesenen Bausteinen ist der Stromverbtrauch direkt 
proportional zur :
1)Frequenz
2)Spannung
3)Anzahl schaltender Gatter

Dann gibt es noch Bausteine, die enthalten einen Spanungsregler, zb die 
EPM240T anstelle der EPM240GT, diese Spannungsregler sind ein eher 
groesserer Pfusch, da sie rabiate Stroeme ziehen im Vergleich zu 
externen Spannungsreglern, die dasselbe leisten.

Ok, danke für die Antworten!