Performance Xilinx MIG

Hallo zusammen,
auch ich arbeite nun mit dem MIG. Leider habe ich, wie auch so manch 
andere feststellen müssen, dass die Performance nicht so gut ist. Beim 
Einsatz mit Virtex4 wird KEIN Bank-Management unterstützt. Keine Bänke 
bleiben offen. Interleaving ist auch nicht möglich!
Hat eventuell jemand den MIG-VHDL code so modifiziert dass es optimaler 
läuft? Habe zumindest gesehen dass beim Virtex5 der MIG ein 
Bank-Management unterstützt.
Gruß
Pit