Coregen in EDK einbinden

Christoph Gast #656249
Lesenswert?
• ▲
▼ 
Habe mal wieder ein kleines Problem mit den Xilinx-Tools ;)
Ich habe ein EDK-Projekt, in das ich per ISE&Coregen ein BRAM eingebaut 
habe. Wenn ich das Projekt jetzt syntetisiere, bekomme ich immer 
folgende Fehler:

1
WARNING:NgdBuild:443 - SFF primitive

2
   'simple_bram_0/simple_bram_0/PLB_IPIF_I/INCLUDE_MASTER_ATTACH.I_MASTER_ATTACH

3
   /WRDACK_FF_I' has unconnected output pin


Kann mir mal einer auf die Sprünge helfen?
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Christoph Gast #656474
Lesenswert?
• ▲
▼ 
Muss man das?
Ich habe mein EDK-Projekt bzw nur meinen IP-Core mit ISE geöffnet. Dann 
"New source" -> "IP (CoreGen & Architechture Wizzard)" und mir dann ein 
BRAM nach meinen Wünschen zusammengeklickt.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren