Hallo Leute, die Ihr Euch mit sowas auskennt. Vereinfachung logischer Ausdrücke im KV-Diagramm (oder auch Quine-McCluskey) ist mir nur für boolesche Variablen bekannt (Widipedia auch). Gibts das auch für Variablen mit 3 Zuständen, wobei der dritte Zustand NICHT die dontcare-Bedingung ist? Ciao Willi
Gast
#659082
>r Variablen mit 3 Zuständen
Das sind doch dann aber keine booleschen mehr...
Schon klar, wollte ich auch so sagen. Genau da sehe ich mein Problem / Hänger.
Gast
#659094
Nein. gibt es nciht. Aber wenn du unbedingt Formeln für Ein/Ausgänge mit L,H,Hi-Z brauchst, dann nimm doch zwei Bits pro Ausgang. Einen Für Enable, und einen für Logik: Enable Logik Ausgang 0 dont care Hi-Z 1 0 LOW 1 1 HIGH
Interessanter Ansatz, in die Richtung denke ich mal weiter! Meine Signale sind übrigens: low, hight, taktend Danke!
Gast
#659135
>Meine Signale sind übrigens: low, hight, taktend
Ich weiß zwar ne, was das werden soll, aber da du drei zustände mit bits
(zwei zustände) darstellen willst, brauchst du halt zwei stuck:
bit1 bit0 zustand
0 0 LOW
0 1 HIGHT
1 0 TAKTEND
1 1 was weiß ich, low ODER hight ODER taktend ODER verboten
1 1 wäre dontcare, da diese Kombination nicht erreicht werden kann (es gibt ja nur 3). Das ganze ist eine Sicherheitsanwendung, das taktende Signal erlaubt die Erkennung "Schluss gegen Masse" oder "Schluss gegen Versorgungsspannung". Es gibt dann auch noch weitere Kombinationen über Schalter, im Übergangsbereich der Schalter (oder bei Defekten) können an verschiedenen Eingängen ungültige Kombinationen auftreten, sie schnell und einfach erkannt werden müssen. Ich werde noch ein Weilchen damit zu tun haben, das war jetzt erst mal der Anfang. Nochmals vielen Dank für Deine Gedanken Ciao Willi
in Verilog gibts die vier logischen Zustände 0,1,Z und X, in VHDL vermutlich auch, dazu noch verschieden starke Ausgangsleistungen, falls zwei Ausgänge gleichzeitig dieselbe Leitung treiben.
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.