mikrocontroller.net

Forum: Mikrocontroller und Digitale Elektronik KV-Diagramm für Tristate


Autor: Willi Wacker (williwacker)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Leute, die Ihr Euch mit sowas auskennt.

Vereinfachung logischer Ausdrücke im KV-Diagramm (oder auch 
Quine-McCluskey) ist mir nur für boolesche Variablen bekannt (Widipedia 
auch). Gibts das auch für Variablen mit 3 Zuständen, wobei der dritte 
Zustand NICHT die dontcare-Bedingung ist?

Ciao
Willi

Autor: Matthias Lipinsky (lippy)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>r Variablen mit 3 Zuständen

Das sind doch dann aber keine booleschen mehr...

Autor: Willi Wacker (williwacker)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Schon klar, wollte ich auch so sagen. Genau da sehe ich mein Problem / 
Hänger.

Autor: Matthias Lipinsky (lippy)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Nein. gibt es nciht.

Aber wenn du unbedingt Formeln für Ein/Ausgänge mit L,H,Hi-Z brauchst, 
dann nimm doch zwei Bits pro Ausgang.
Einen Für Enable, und einen für Logik:

Enable     Logik        Ausgang
0           dont care    Hi-Z
1            0           LOW
1            1           HIGH

Autor: Willi Wacker (williwacker)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Interessanter Ansatz, in die Richtung denke ich mal weiter!

Meine Signale sind übrigens: low, hight, taktend

Danke!

Autor: Matthias Lipinsky (lippy)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>Meine Signale sind übrigens: low, hight, taktend

Ich weiß zwar ne, was das werden soll, aber da du drei zustände mit bits 
(zwei zustände) darstellen willst, brauchst du halt zwei stuck:

bit1   bit0    zustand
 0      0       LOW
 0      1       HIGHT
 1      0       TAKTEND
 1      1       was weiß ich, low ODER hight ODER taktend ODER verboten

Autor: Willi Wacker (williwacker)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
1 1 wäre dontcare, da diese Kombination nicht erreicht werden kann (es 
gibt ja nur 3).

Das ganze ist eine Sicherheitsanwendung, das taktende Signal erlaubt die 
Erkennung "Schluss gegen Masse" oder "Schluss gegen 
Versorgungsspannung". Es gibt dann auch noch weitere Kombinationen über 
Schalter, im Übergangsbereich der Schalter (oder bei Defekten) können an 
verschiedenen Eingängen ungültige Kombinationen auftreten, sie schnell 
und einfach erkannt werden müssen.

Ich werde noch ein Weilchen damit zu tun haben, das war jetzt erst mal 
der Anfang.

Nochmals vielen Dank für Deine Gedanken

Ciao
Willi

Autor: Christoph Kessler (db1uq) (christoph_kessler)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
in Verilog gibts die vier logischen Zustände 0,1,Z und X, in VHDL 
vermutlich auch, dazu noch verschieden starke Ausgangsleistungen, falls 
zwei Ausgänge gleichzeitig dieselbe Leitung treiben.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.