|
Anzeige
|
CAMERALINK, LVDS, SPARTAN3E,ISE
Gast
#661463
Hallo Liebe Leute, ich möchte unter den Programm ISE von Xilinx ein ein LVDS paar Leitung den ich z.B. unter VHDL ein_p und ein_n nennen möchte, zuerst als ein LVDS Signal zukennenzeichnen, und danach in mein VHDL Programm auf das resultierende Signal zugreifen, um damit weiter zuarbeiten, was muss ich da in VHDL schreiben, und was evtl. muss ich bei Constraints einstellen, dieses Zusammenspiel ist mir nicht ganz klar, lg Hiwa Du musst eine ucf Datei kreieren. In der Datei wird festgelegt welches PIN im FPGA was für eine Bezeichnung bekommt und diese Bezeichnung kannst du dann in deinem Top VHDL Modul benutzen. In der ucf Datei wird auch festgelegt was für ein I/O Standard für das FPGA Pin verwendet werden soll. Diese Information müsstest du in Datenblatt von deinem FPGA finden. Eine Enführung über ucf Dateien gibt es hier: http://toolbox.xilinx.com/docsan/data/alliance/dev/dev3.htm Gruß, Günter Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|
