"Falls dein Code synthetisiert werden soll, musst du aber ueberpruefen,
ob du dir damit nicht ein Latch und kein Flipflop erzeugst."
Genau dazu passt der 2. Teil von Andreas' Antwort!
Wer also clever ist:
- verwendet so wenige Variablen wie möglich
- schreibt die Variablen-Zuweisungen gleich am Anfang der
Prozess-Beschreibung
- verwendet keine Variablen, wenn er nichtmal deren Verhalten richtig
kennt (Jan M. - sorry)
@Tom
... Variable ...
"Ich habe gelesen das dieser Wert nur bis zum nächsten Prozessdurchlauf
gespeichert wird."
VHDL ist eine Hardware-Beschreibungssprache. Man kann damit im Prinzip
auch Programme schreiben, die z.B. Files einlesen, manipulieren und
wieder rausschreiben aber das war nicht das Hauptziel bei VHDL.
Woraus kann sich also der Wert einer Variablen im FPGA bestimmen?
- Input-Ports
- Signale (also Register / FFs)
- Konstanten, also feste Verdrahtung
- andere Variablen bzw. die Variable selber
mehr fällt mir nicht ein. Die genannten Quellen können sich durch einen
'Prozeßdurchlauf' zwar ändern, aber die Variable wird trotzdem immer den
Wert haben der ihr zugewiesen wird und nicht z.B. auf 0 gehen.