Forum: FPGA, VHDL & Co. Zwei Clocksignale


Zwei Clocksignale
von Jan (Gast)

Lesenswert?
• ▲
▼ 
Hallo,
ich versuche gerade einen Baustein auszulesen, der zwei readout clocks 
zur verfügung stellt. Das Problem: Das übertragen der Daten startet, 
wenn beide Clocks eine rising edge haben, also:

_/----\____/----\____ <- clk_1
_/--\__/--\__/--\__   <- clk_2
 ^- Genau das muss ich erkennen.

Alle versuche der Art
if ( rising_edge(clk1) and rising_edge(clk2) ) then ...
funktionieren leider nicht.
Hat irgendjemand eine Ideee?

Grüsse,
Jan

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat
Re: Zwei Clocksignale
von Ratgeber (Gast)

Lesenswert?
• ▲
▼ 
Beide Clocks eintakten!

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Re: Zwei Clocksignale
von Klaus Falser (Gast)

Lesenswert?
• ▲
▼ 
Ich kann mir kaum vorstellen, dass der Baustein so mit 2 Clocks 
spezifiziert ist. Du musst irgendetwas falsch verstanden haben.

Gleichzeitigkeit gibt es nicht.

Klaus

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Re: Zwei Clocksignale
von Johannes T. (johnsn)

Lesenswert?
• ▲
▼ 
Würd mich auch interessieren, welcher Baustein das sein soll. Ich kann 
mir das nämlich auch nicht vorstellen, wie sollen zwei Taktflanken in 
der Realität denn zur exakt gleichen Zeit kommen?

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Thread beobachten | Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.