Zwei Clocksignale

Jan Gast #677631 
Hallo,
ich versuche gerade einen Baustein auszulesen, der zwei readout clocks 
zur verfügung stellt. Das Problem: Das übertragen der Daten startet, 
wenn beide Clocks eine rising edge haben, also:

_/----\____/----\____ <- clk_1
_/--\__/--\__/--\__   <- clk_2
 ^- Genau das muss ich erkennen.

Alle versuche der Art
if ( rising_edge(clk1) and rising_edge(clk2) ) then ...
funktionieren leider nicht.
Hat irgendjemand eine Ideee?

Grüsse,
Jan
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Langsamer Modus Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Melden Danke
Klaus Falser Gast #677827 
Ich kann mir kaum vorstellen, dass der Baustein so mit 2 Clocks 
spezifiziert ist. Du musst irgendetwas falsch verstanden haben.

Gleichzeitigkeit gibt es nicht.

Klaus
Antwort Zitieren Bearbeiten Löschen Melden Danke
Thread beobachten

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 19 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.