UDP Generator in VHDL

Gast #679397
Lesenswert?
• ▲
▼
hallo,

ich habe ein projekt zu realisieren, wo es darum geht einen udp
paket generator der ja schon auf einem softcore läuft, in HW
zu bauen(VHDL)- aus performance gründen.
der MAC wird bereits per software initialisiert - er besitzt einen
txFIFO den ich dann mit meinem hw udp gen. ansprechen möchte!

was für daten muss ich den fifo genau senden, damit der mac ein packet 
erkennt und es dann auch sendet?


danke

info

MAC -> MorethanIP
BUS system -> Avalon
CPU -> NIOS

-----          --------
|CPU|--------->|Avalon|       -----
-----          | BUS  |------>|MAC |-------->PHY
               --------       -----
                 ^
                 |
               HW UDP Generator
#679612
Lesenswert?
• ▲
▼
udp packatizer wrote:
[...]
>
> was für daten muss ich den fifo genau senden, damit der mac ein packet
> erkennt und es dann auch sendet?

Wie der FIFO gerne Daten hätte müsste im Datenblatt deines MACs stehen. 
Nur willst du ja nicht irgendwelche Daten senden, sondern musst deine 
Eingangsdaten in UDP Rahmen verpacken. Da hilft dann eine Internetseite 
die TCP/IP und UDP erklärt, ein gutes TCP/IP Buch oder gleich der 
entsprechende RFC.

Auf jeden Fall wirst du noch etwas mehr an Konfiguration in deinen Block 
stecken müssen. Für den UDP Rahmen wirst du den Port konfigurieren 
müssen, dann für den IP Rahmen die ganzen Parameter wie Adresse, 
Netzwerkmaske, Gateway.

Schau dir doch mal das Datenblatt eines bestehenden TCP/IP Chips, wie 
z.B. des Wiznet W5100 an:

http://www.i-vis.co.jp/pdf/wiznet/chip/w5100/W5100_Datasheet_v1%5B1%5D.0.1.pdf

Da gibt es auch ein Blockschaltbild das dir vielleicht weiter hilft. Was 
du davon nicht brauchst ist der TCP- und der PPPoE-Block. Da wird es 
dann schon recht einfach.

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren