Gast
#688525
Moin, ich versuche den LEON3 etwas umzubauen und bin dabei auf ein Problem in der Simulation gestossen. Folgender Code:
1 | |
2 | |
3 | |
4 | |
5 | |
6 | |
7 | |
8 | |
9 | |
10 | |
11 | |
12 | |
13 | |
14 | |
generiert in der Simulation ein Signal fuer rfi.ren1, rfi.ren1 und rfi.rthread das regelmaessig von Spikes unterbrochen wird. Werden diese Spikes im Betrieb Probleme verursachen? Und wie kann ich sie verhindern? Ich dachte mir, dass es vielleicht an einer eigenartigen Synthese der Logik liegt, (Latch statt Flip/Flop oder kominatorische Logik (keines der Signale wird vorher gelesen)) komme da aber auch nicht auf die richtige Idee. Danke, Joern