mikrocontroller.net

Forum: FPGA, VHDL & Co. VHDL PWM implementation


Autor: Manuel (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo!

Ich zerbrech mir gerade den Kopf! Ich will folgendes in VHDL 
implementieren:

--   signal0: __-________ ___-_______
--   signal1: __-_-______ ___-_-_____
--   signal2: __-_-_-____ ___-_-_-___

...

--          signalx  _..x..____ _..x..____

Damit könnte ich dann an meinem Oszi sehen ob ich die Leitungen alle 
richtig verlegt habe..  Hat jemand eine Idee wie das einfach zu machen 
ist?

Gruß,
  Manuel

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Manuel (Gast)

>Damit könnte ich dann an meinem Oszi sehen ob ich die Leitungen alle
>richtig verlegt habe..  Hat jemand eine Idee wie das einfach zu machen
>ist?

Einfach einen Zähler bauen und die einzelnen Bits anzapfen? Wobei sich 
mir das Problem nicht wirklich erschliesst.

MFG
Falk

Autor: Manuel (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
das hab ich jetzt, aber das will ich eigentlich nicht.

Ich will etwas das:

      signal1 in 100 clock zyklen 1 pulse ausgibt
      signal2 in 100 clock cyklen 2 pulse ausgibt
      signal3 in 100 clock cyklen 3 pulse ausgibt

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Manuel (Gast)

>das hab ich jetzt, aber das will ich eigentlich nicht.

Warum? Zum unterscheiden verschiedener Leitungen reicht das doch.

MFG
Falk

Autor: Manuel (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Warum einfach wenns auch schwer geht :-) Hast ja recht... werds jetzt 
auch so machen.

Hatte ursprünglich gedacht ich mach's mir durch obige Idee etwas 
einfacher aber scheinbar ist das nicht so einfach in VHDL zu 
implementieren wie ich im moment dachte...

Gruß
  Manuel

Autor: thomas (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Naja, aber schwer ist es auch nicht gerade ^^

signal count : integer range 0 to 99 := 99;

process(clk)
begin
  if rising_edge(clk) then
    if count > 0 then
      count <= count - 1;
    else
      count <= 99;
    end if;
  end if;
end process;

process(clk,count)
begin
  if rising_edge(clk) then
    if count < 1 then
      signal1 <= '1';
    else
      signal1 <= '0';
    end if;
    if count < 2 then
      signal2 <= '1';
    else
      signal2 <= '0';
    end if;
    if count < 3 then
      signal3 <= '1';
    else
      signal3 <= '0';
    end if;
  end if;
end process;

Kann sein, dass die Richtung nicht stimmt, hab gerade keine Möglichkeit 
das zu testen. Aber so sollte es auf jedenfall funktionieren.

Autor: Kralle (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wieso nennst Du das eine PWM ?

Autor: Manuel (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@Kralle

du hast natürlich recht. Hat eigentlich nix mit PWM zu tun :-)

Gruß
  Manuel

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.