FATAL ERROR in Xilinx ISE

Der Code funktioniert nicht. binary6Counter sollte vermutlich 
binary16Counter heißen und die Ports stimmen auch nicht.

aha,
ich kann die stelle mit dem binary6Counter grad nich finden, sag mal 
bitte datei und zeile.
Und welche Ports meinst du stimmen nicht?

mfg The Scientist

In logicAnalysator wird überall binary16Counter verwendet. Die Datei und 
die Entity drin hat aber den Namen binary6Counter. Wenn man das ändert 
kommt als nächstes die Beschwerde das ein Port ctrActive fehlt.

oh verdammt ich hab ausversehen die falsche datei verschickt. tut mir 
leid. hier die richtige.

Bei mir beschwert sich ISE (9.2.03) über eine Zeile in binary16Counter.

1

ERROR:Xst:827 - "D:/Prog/vhdl/logikanalysator/binary16Counter.vhd" line 56: Signal addressBuff cannot be synthesized, bad synchronous description.

Wenn du den flankengetriggerten Reset ausbaust, dann lässt sich das 
Design auch übersetzen.

Sollte etwa so aussehen:

1

  if (extReset='1') then

2

    addressBuff <= "0000000000000000";

3

  elsif (counterClk'event and counterClk='1') then

hab das geändert aber der Fehler tritt weiterhin auf. Allerdings ist es 
merkwürdig das dein ISE sich darüberbeschwehrt aber meins net. Für 
welchen XC9572 haste das denn gemacht?

Ich habe einen XC9572-7-PC44 eingestellt. Vielleicht liegt es ja auch 
irgendwie an deinen restlichen Projektdateien? Versuche mal ein neues 
Projekt zu machen oder die generierten Files zu löschen (Menupunkt 
"Cleanup Project Files").

Ich habe hier mal noch den Report angehängt.

so habe jetzt die projekt files aufgeräumt und jetzt ist dieser FATAL 
ERROR weg. Allerdings meckert er jetzt an meinen resetvorgang im Zähler 
rum. Es ist der gleiche Fehler den du oben beschrieben hast. Könnte es 
sein, das auf diesen addressBuff entweder nur lesend oder nur schreibend 
in einer Funktion zurückgreifen darf? Wenn ja, wie lässt sich denn dann 
ein Reset realisieren?

Du willst aus addressBuff ein Register bauen nehme ich an. Schreiben und 
lesen geht schon, du liest den Ausgang des Registers und beschreibst es 
neu.

Ein flankensensitives reset lässt sich nicht in dieser Form beschreiben. 
Ein normales FF hat genau einen Takteingang und einen Reseteingang (der 
aber nicht auf eine Flanke reagiert sondern auf ein Level).

Also, entweder das Level des reset abfragen oder mit dem Takt abtasten 
wenn es unbedingt flankensensitiv sein muss.
Außerdem das addressCount mit in den Taktzweig rein.