AT89C51ED2 port5 und ISP

Hallo, ich stelle gerade eine Schaltung mit dem o.g. Controller im
PLCC68-Package (mit 6 ports, identisch mit AT89C51RD2).
Beim dem Studieren des Dattenblattes bin ich auf Unstimmigkeiten
gestossen.
Erstens: wieviele Bits hat der Port5, und wo ist sein SFR? Auf der
Seite 6 unten ist angegeben, dass es nur 4bit sind unter der Adresse
D8h, aber im Pinout hat der port5 8 pins, und auf seite 9 in der
SFR-Mapping-Tabelle ist dieser port mit 8 bits unter E8h zu finden
(unter D8h der CCON-Register der PCA). Ich gehe mal davon aus, dass die
Leute bei Atmel zu faul waren und die Seite 6 aus dem Dattenblatt eines
anderen Controllers kopiert haben. (Dattenblatt hier:
http://www.atmel.com/dyn/resources/prod_documents/doc4235.pdf)

Zweites Problemm ist etwas groesser.
Ich habe vor den Hardware-SPI-Bus als Master zu benutzen. Der Slave
(MAX3140) unterstuetzt nur den Modus CPOL=CPHA=0 und uebertraegt 16bit
auf einmal.
Hier meine Theorie:
-SPI initialisieren, einschalten
-P1.0 (z.B), der am /SS des Slaves angeschlossen ist 0 setzen
-SPDAT beschreiben mit erstem Byte
-warten bis Transfer fertig
-SPDAT rauslesen erste Byte vom Slave
-SPDAT beschreiben mit zweitem Byte
-warten bis Transfer fertig
-SPDAT rauslesen zweite Byte vom Slave
-P1.0 hoch
Wird es so funktionieren?

Und noch eine Frage: kann ich den /SS am uC (P1.1) in dieser
Konfiguration als normalen Portpin benutzen (wenn ich SSDIS setze)?
Oder muss ich den auf VDD setzen?

Danke im voraus und sorry fuer die fehlenden Sonderzeichen.