Gast
#700156
Hallo zusammen, ich möchte gerne folgendes in der WEB ISe 8.1 erreichen. 1. Ich habe in einem Project eine componente entworfen ( nennen wir sie Sub_comp) , welche wiederum verschiedene andere componenten enthält. Unter anderem z.B. Dual-Port Ram Definitionen, FIFOs usw. welche mit dem IP-Core Generator hergestellt wurden. ( Alles zusammen ca. 10 vhd Dateien ) Das alles ist per Testbench durchsimmuliert und funktioniert. 2. Nun möchte ich diese componente in einem anderen Project verwenden. 3. Die componente soll als "fertig compiliert" eingebunden werden. Wie macht man das ? Wenn ich die sub_comp.vhd datei in mein neues Project einfüge, dann mahnt der Compiler alle weiteren Dateien inkl. der IP-Core generierten Dateien ( FIFOs, DP-Ram usw. ) an. Kopiere ich die Dateien in das neue Projektverzeichnis funktioniert das ganze zwar, aber das neu compilieren dauert jedesmal eine Ewigkeit wenn ich eine Änderung am Code des neuen Projectes mache. Wie geht Ihr mit dieser Problematik um ? Gruß vom FPGA-Fragenden