mikrocontroller.net

Forum: FPGA, VHDL & Co. Testbench:Zugriff auf int Signale per Testbench Source Code


Autor: FPGA-Fragender (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo zusammen,

ich arbeite mit der WEB ISE 8.1 und möchte in einem selbstgeschriebenen 
Testbench mehrere Signale aus meiner "unit under test" uut in eine Datei 
schreiben.

Das ganze funktioniert perfekt, nur habe ich bisher die Signale als 
Ports auf die Top Entity herausgeführt.

DAs ist mir auf die Dauer zu umständlich. Es gibt irgendwie die 
Möglichkeit per Code auf die internen Signale der in der uut enthaltenen 
Componenten zuzugreifen aber ich finde nirgends die richtige Syntax.

In der SIM Help hab ich schon gesucht.

Also irgendwie in der Art:

if ( top_modul/my_sub_component/my_signal_in_Sub_component = '1' ) then

Würde mich echt freuen, wenn mir da jemand weiter helfen könnte.

Gruß FPGA-Fragender

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ FPGA-Fragender (Gast)

>DAs ist mir auf die Dauer zu umständlich. Es gibt irgendwie die
>Möglichkeit per Code auf die internen Signale der in der uut enthaltenen
>Componenten zuzugreifen aber ich finde nirgends die richtige Syntax.

AFAIK nein.

MFG
Falk

Autor: Thomas (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Könnte das vielleicht über der Foreign Language Interface von Modelsim 
gehen?

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Keine Ahnung.

Autor: FPGA-Fragender (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo zusammen,

je größer mein Projekt wird, desto mehr werden mir die Schwächen der WEB 
ISE bewußt.

Na ja, ist halt kostenlos..

Trotzdem Danke für Eure Beiträge, so muss ich nicht weiter suchen.

Gruß vom FPGA-Fragenden

Autor: Kest (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich mache etwa so:

man definiert in einer Package einen Typen mit verschiedenen 
Ausgangssignalen etwa so

type rEntityOut is record
 DataOut : std_logic_Vector(7 downto 0);
 DataVal : std_logic;
 debug   : std_logic_vector(7 downto 0);
 enable  : std_logic;
end record;

in der Top-Entity binde ich die Package ein und sollte sich was ändern, 
muss ich nur die Package ändern. Die nicht benutzten Signale werden 
sowieso wegsynthetisiert.

Ansonsten, das hat nichts mit ISE zu tun, sondern mit VHDL. Und ich 
finde es auch gut so, dass es nicht einfach geht. Das würde verleiten, 
auf die Signale zuzugreifen, obwohl man es nicht darf.

Grüße,

Kest

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.