Gast
#709674
Hallo zusammen, ich arbeite mit der WEB ISE 8.1 und möchte in einem selbstgeschriebenen Testbench mehrere Signale aus meiner "unit under test" uut in eine Datei schreiben. Das ganze funktioniert perfekt, nur habe ich bisher die Signale als Ports auf die Top Entity herausgeführt. DAs ist mir auf die Dauer zu umständlich. Es gibt irgendwie die Möglichkeit per Code auf die internen Signale der in der uut enthaltenen Componenten zuzugreifen aber ich finde nirgends die richtige Syntax. In der SIM Help hab ich schon gesucht. Also irgendwie in der Art: if ( top_modul/my_sub_component/my_signal_in_Sub_component = '1' ) then Würde mich echt freuen, wenn mir da jemand weiter helfen könnte. Gruß FPGA-Fragender