mikrocontroller.net

Forum: Mikrocontroller und Digitale Elektronik LVDS Frequenz_anpassung ?


Autor: Si Lhoussaine (locin)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
HAllo Zusammen,

 ein LVDS_ Transmitter sendet ein Kamer_Signal  mit einer Frequenz von 
16,3Mhz...
und auf anderen Seite habe ich ein LCD (LVDS_Reciever) mit einer 
Frequenz von 33Mhz...

                      16,3 Mhz               33 Mhz
Kamera (LVDS 1)------------------> ???? --------------->(LVDS 2)LCD

ich suche mir einen Baustein(IC), der Lvds (16,3 Mhz) aufnimmt und 
Lvds(33Mhz) ausgibt ?????


Hat jemand von euch eine Idee ??? ich danke euch für jede Anregung..

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Alex 01 (locin)

> ein LVDS_ Transmitter sendet ein Kamer_Signal  mit einer Frequenz von
>16,3Mhz...

Was soll das sein?

>und auf anderen Seite habe ich ein LCD (LVDS_Reciever) mit einer
>Frequenz von 33Mhz...

Verwechselst du da LCD mit LVDS? Ich glaube irgendwie nicht, dass du 
weisst wovon du redest.

>ich suche mir einen Baustein(IC), der Lvds (16,3 Mhz) aufnimmt und
>Lvds(33Mhz) ausgibt ?????

Frequenzverdoppler  . . .

MFG
Falk

P.S. Wer Ironie findet darf sie behalten.

Autor: sechszweisechs (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Das ist eher unwahrscheinlich. Zwischen Kamera und Display muesste ein 
Bildspeicher sein. Da keine Spezifikationen vorliegen wird es schwierig.

Autor: alex01 (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
hallo,

Bildspeicher in dem Fall ist ein FPGA, der ein LVDS (low voltage diff. 
signaling) (16,3 Mhz) sendet.

auf der anderen Seite, habe ich ein LCD von Siemens, das mit einem 
LVDS_receiver (max9222) -mit einer Frequenz von 33 Mhz-  geschlossen .

jetzt die frage, wie kann ich LVDS(16,3Mhz) mit LVDS(33Mhz) verbinden ?

das LVDS sieht so aus :

      . 2xdata (H & L)
      . 2xClok (H & L)
      . 2xgnd

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ alex01 (Gast)

>Bildspeicher in dem Fall ist ein FPGA, der ein LVDS (low voltage diff.
>signaling) (16,3 Mhz) sendet.

>auf der anderen Seite, habe ich ein LCD von Siemens, das mit einem
>LVDS_receiver (max9222) -mit einer Frequenz von 33 Mhz-  geschlossen .

Ich glaube du redest von einer Kamera-Link Schnittstelle. Der MAX9222 
ist ein 21:1 Serializer und läuft laut Datenblatt bis runter auf 8 MHz 
Bustakt (parallele Schnitstelle) Zumindest der sollte mit dem 16,3 MHz 
Signal klar kommen. Schon mal probiert?

>jetzt die frage, wie kann ich LVDS(16,3Mhz) mit LVDS(33Mhz) verbinden ?

LVDS ist nur der elektrische Pegel. Das Protokoll ist entscheidend. Und 
hier sind es nicht einfach 16,3 -> 33 MHz, sondern jeweils das 21 fache, 
also 342 bzw. 693 Mbit/s!

Sinnvollerweise müsste man den Datenstrom deserialisieren, entweder mit 
einem MAX IC oder im FPGA. Dort zwischen soeichern und mit knapp 
doppelter Frequenz ausgeben, auch wieder per MAX IC oder FPGA direkt.

MfG
Falk

Autor: alex01 (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Brunner,

das heisst, die Frequenz im FPGA muss verdoppwlt werden ! ist das so !

MfG

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ alex01 (Gast)

>Hallo Brunner,

Falk ist mir lieber.

>das heisst, die Frequenz im FPGA muss verdoppwlt werden ! ist das so !

Sollten da nicht Fragezeichen stehen? Kann man 100%ig im Moment nicht 
beantworten. Dazu müsste man schon genauer wissen, was du nun WIRKLICH 
an Hardware hast. Meine Antwort basiert nur auf Vermutungen.

MfG
Falk

Autor: alex01 (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Falk :-)

die Hardware sieht so aus :

kamera-->FPGA<-->TIA/EIA 
644LVDS(16,3Mhz)<--.?.-->MAx9222_LVDS(33Mhz)->LCD

           Transmitter                                    Receiver


MfG

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ alex01 (Gast)

>die Hardware sieht so aus :
kamera-->FPGA<-->TIA/EIA644LVDS(16,3Mhz)<--.?.-->MAx9222_LVDS(33Mhz)->LCD
           Transmitter                                    Receiver

Das reicht nicht. Und warum sendet nicht der FPGA gleich im richtigen 
Format? Einfach das Gegenstück zum MAX9222 dran und gut ist.

MFG
Falk

Autor: alex01 (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Falk,

was meinst du mit

"Einfach das Gegenstück zum MAX9222 dran und gut ist"

MfG

Autor: alex01 (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
ich glaube die Max9222 und die gegenstück(644LVDS) sind angeschlossen, 
weil LVDS bis zu 10m Lang kann...

MfG

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ alex01 (Gast)

>"Einfach das Gegenstück zum MAX9222 dran und gut ist"

Dein LCD hat einem MAX9222 als Empfänger. Der macht aus einem 1 Bit 
Datenstrom @ 693 Mbit/s einen 21 Bit Datenstrom @ 33 MHz. Nun gibt es 
zwei Möglichkeiten.

a) Der FPGA sendet direkt die 693 Mbit/s, mit heutigen FPGAs machbar, 
aber nicht ganz trivial.
Kamera-->FPGA-->LVDS 1Bit@693Mbit/s-->MAX9222_LVDS-->(21Bit@33Mhz)->LCD
           Transmitter                                    Receiver

b) Der FPGA sendet auch mit 21 Bit @ 33 MHz und ein MAX9209 wandelt auf 
1 Bit @ 693 Mbit/s
Kamera-->FPGA-(21Bit@33Mhz)->MAX9209-->LVDS 1Bit@693Mbit/s-->MAX9222_LVDS->(21Bit@33Mhz)->LCD
            Transmitter                                        Receiver

c) wenn das vorhandene FPGA nicht geändert werden soll/kann, muss eine 
Zwischenlösung her, die aber im Prinzip genauso Funktioniert
Kamera-->FPGA-->LVDS 1Bit@693Mbit/s-->MAX9222--->FPGA mit Speicher--->MAX9209-->MAX9222_LVDS-->(21Bit@33Mhz)->LCD
           Transmitter                                                              Receiver

MfG
Falk

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ alex01 (Gast)

>ich glaube die Max9222 und die gegenstück(644LVDS) sind angeschlossen,
>weil LVDS bis zu 10m Lang kann...

644LVDS ist der Name des Standards. Das ist kein IC.

http://www.interfacebus.com/Design_Connector_RS644.html

Das ist aber NUR der elektrische Pegel. Das Protokoll ist wieder was 
anderes.

MFG
Falk

Autor: alex01 (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
vielen Dank FALK für deine Hilfe

Autor: Christian R. (supachris)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Na so ganz einfach wird das nicht. Wenn die Kamera einen kleineren Takt 
als das Display hat, heißt das im Normalfall dass sie auch eine 
geringere Auflösung hat. Somit musst du in deinem FPGA einen 
Bildspeicher samt Konverter implementieren, mit Dual-Port-RAM o.ä. ein 
komplettes Bild der Kamera speichern und mit der höheren Frequenz 
auslesen. Da musst du dir aber noch was schlaues überlegen, wie du die 
fehlenden Pixel auffüllst. Musst ja irgendwie die Auflösung 
interpolieren, also praktisch ein Zoom machen.
Viel Spaß.

Mit reiner Anpassung der Frequenz ist es nicht getan. Schließlich hat 
die ja einen Bezug zur Bildfrequenz/Pixelanzahl/Übertragungskanäle usw.

Autor: alex01 (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
HAllo Christian,

kannst du mal schätzen die zeit_aufwand dafür ...(für anfänger)

Gruß

Autor: Christian R. (supachris)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Haha, nee, kann ich nicht. Wird sich eventuell für einen Anfänger im 
Bereich einiger Monate ansiedeln. Wird ja dann schließlich ein 
Scan-Rate-Converter mit LVDs auf beiden Seiten.

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Christian R. (supachris)

>Na so ganz einfach wird das nicht. Wenn die Kamera einen kleineren Takt
>als das Display hat, heißt das im Normalfall dass sie auch eine
>geringere Auflösung hat. Somit musst du in deinem FPGA einen

Nöö, könnte auch eine niedrigere Bildwiederholfreqeunz sein.

@ alex01 (Gast)

>kannst du mal schätzen die zeit_aufwand dafür ...(für anfänger)

1 Jahr++. Kein Scherz.

MFG
Falk

Autor: Christian R. (supachris)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Falk Brunner wrote:

> Nöö, könnte auch eine niedrigere Bildwiederholfreqeunz sein.

Nun ja, schrieb ich ja oben, dass die Clock ein Resultat aus den 
Bildparametern ist, und eine einfache Änderung nix bringt...

>
> @ alex01 (Gast)
>
>>kannst du mal schätzen die zeit_aufwand dafür ...(für anfänger)
>
> 1 Jahr++. Kein Scherz.

Kommt vielleicht eher hin. Das wird nen riesen VHDL-Projekt.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.