VCCO Spartan Familie

<>4. Bank 4 wird zum internen power-on-reset genutzt, heisst das ich 
kann
<>auch hier nur 2.5V VCCO haben (und damit kein LVCMOS33)?

<Ja.

Echt? Bank4 immer auf 2V5??? Wenn überhaupt gilt dies wohl nur für den 
3E,
bei S-3 ist das mit 99% Sicherheit wurscht. Oder ihr meint mit 
Power-On-Reset was anderes. bitte um Aufklärung

http://www.xilinx.com/support/documentation/data_sheets/ds099.pdf
Seite 21

Im CP132 package werden Bank 4 und 5 sogar gekoppelt, so dass die VCCO 
pins beider Bänke auf 2,5V gesetzt werden müssen.

Es ist nach Aussage dieses Datenblatts allerdings möglich, mit 
entsprechenden Vorwiderständen für die Konfigurationspins 3,3V zu 
verwenden. Auf jeden Fall muss aber einer dieser beiden Level angelegt 
werden.

>bei S-3 ist das mit 99% Sicherheit wurscht.

Gut, dass du noch ein Prozent gelassen hast ;-).

Am Datanblatt ziehe ich noch um es genau zu checken, aber die Aussage 
"NUR 2V5" hast du ja schon aufgehoben. Mit Vorwiderständen auch 3V3, 
genau so kenne ich das. Und soweit mich meine erinnerungen nicht täuscht 
betrifft das
 die Bänke mit den configurationspins und während Ansteuerung des Config 
Interfaces. Xilinx hat damals eine Umschaltung der Vcc spannung 
vorgeschlagen,
also nach Konfiguration Vcco auf 3v3 schalten. Ich hatte mal ein design 
mit 3v3 und den Vorwiderstand, lief wunderbar. Ein FAE hat das sogar 
noch eingeschränkt auf den fall das man die dual use pins (die 
config-Pins) auch als user-IO benutzt (bin mir darüber aber nicht 100% 
sicher) klemmen diese nur an 2v5 (konfigurations Interface) ist alles 
OK. es ist also nicht die Frage den FPGA mit Vcco auf 3v3 zu betreiben,
sondern mit 3V3 (statt 2V5) zu konfigurieren. Meine regel damals war, 
möglich 2v5 an Bank 4/5, 3v3 ist mit extra beschaltung auch OK. Und man 
kann auch ein 3V3 Chip von einem FPGA auf 2v5 steueren (knapp am Limit, 
aber es geht).

Na das klingt doch ganz gut, danke sehr.
Ich habe noch eine Frage:
Wenn ich inputs immer 1 oder 0 haben will (Konfigurationspins M0...2), 
kann ich diese einfach mit GND oder VCC verbinden oder muss ich noch 
einen Widerstand pro Pin nehmen? Fliesst ohne Widerstand zuviel Strom?

Beform man alle Einstellmöglichkeiten weg optimiert.

Es gibt auch "0-Ohm-Widerstände" .

Ein loch durch eine Multilayer-Platine zu Bohren, um noch an den
Pin zu kommen ist nicht einfach.

MfG
Holger

Danke, werd ich das mal so hinbasteln.
Eine oder zwei Fragen habe ich noch:
1. Welche Referenzspannung nutzen Pins, die als Input konfiguriert 
werden? VCCO wird ja nur bei outputs benutzt oder? Also ist GND die 
interne Referenz?
2. Demzufolge muss das decoupling capacitor Netzwerk auch nur die 
outputs beachten um auf die Anzahl der Kondensatoren zu kommen, egal 
wieviele inputs?

Die zweite Frage sollte ich vielleicht noch etwas genauer formulieren.
Unter
http://www.xilinx.com/support/documentation/application_notes/xapp623.pdf
findet man ab Seite 12 Hinweise zur Dimensionierung des decoupling 
Netzwerkes. Dabei steht dort, das man die Anzahl der benutzten und zu 
beachtenden VCCO-Pins berechnen kann. Dazu schaut man nach der Anzahl 
der benutzten IO-Pins. Allerdings wird mit dem SSO-Wert gerechnet, der 
betrifft ja nur die outputs. In dem Beispiel wird "outputs" und IO-Pins 
munter vermischt, das verwirrt mich und deswegen die Frage, ob zur 
Dimensionierung des decoupling Netzwerkes alle benutzten Pins oder nur 
die outputs beachtet werden sollen.