mikrocontroller.net

Forum: FPGA, VHDL & Co. VCCO Spartan Familie


Autor: Jonas (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo!
Ich komme mit der Spannungsversorgung eines Spartan 3 nicht so recht 
klar. Und zwar
1. Wenn ich eine Bank nicht benutze, lege ich dessen VCCO auf ground 
oder muss es ein Level haben (2.5V?)?
2. Die dual-purpose pins (z.B. INIT_B) zum konfigurieren per PROM werden 
auch von VCCO der Bank vesorgt in der sie liegen? Ich kann also kein 
VCCO von 3.3V  mit LVCMOS33 I/O pins in dieser Bank haben, wenn INIT_B 
bei der Konfiguration 2.5V verlangt?
3. Muss ich die konfiguration und clk pins (also keine user I/O) mit bei 
den maximalen SSO (simultaneously switching outputs) beachten?
4. Bank 4 wird zum internen power-on-reset genutzt, heisst das ich kann 
auch hier nur 2.5V VCCO haben (und damit kein LVCMOS33)?
Hab schon im Datenblatt ds099 geschaut aber nichts konkretes gefunden 
oder vielleicht nicht richtig verstanden.
Danke.

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Jonas (Gast)

>1. Wenn ich eine Bank nicht benutze, lege ich dessen VCCO auf ground
>oder muss es ein Level haben (2.5V?)?

Ich würde sie an ne normale Betriebsspannugn anklemmen. Braucht ja 
praktisch kaum Strom.

>2. Die dual-purpose pins (z.B. INIT_B) zum konfigurieren per PROM werden
>auch von VCCO der Bank vesorgt in der sie liegen? Ich kann also kein
>VCCO von 3.3V  mit LVCMOS33 I/O pins in dieser Bank haben, wenn INIT_B
>bei der Konfiguration 2.5V verlangt?

Ja.

>3. Muss ich die konfiguration und clk pins (also keine user I/O) mit bei
>den maximalen SSO (simultaneously switching outputs) beachten?

Nein.

>4. Bank 4 wird zum internen power-on-reset genutzt, heisst das ich kann
>auch hier nur 2.5V VCCO haben (und damit kein LVCMOS33)?

Ja.

MFG
Falk

Autor: FPGA-Jeck (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
<>4. Bank 4 wird zum internen power-on-reset genutzt, heisst das ich 
kann
<>auch hier nur 2.5V VCCO haben (und damit kein LVCMOS33)?

<Ja.

Echt? Bank4 immer auf 2V5??? Wenn überhaupt gilt dies wohl nur für den 
3E,
bei S-3 ist das mit 99% Sicherheit wurscht. Oder ihr meint mit 
Power-On-Reset was anderes. bitte um Aufklärung

Autor: na (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
http://www.xilinx.com/support/documentation/data_s...
Seite 21

Im CP132 package werden Bank 4 und 5 sogar gekoppelt, so dass die VCCO 
pins beider Bänke auf 2,5V gesetzt werden müssen.

Es ist nach Aussage dieses Datenblatts allerdings möglich, mit 
entsprechenden Vorwiderständen für die Konfigurationspins 3,3V zu 
verwenden. Auf jeden Fall muss aber einer dieser beiden Level angelegt 
werden.

>bei S-3 ist das mit 99% Sicherheit wurscht.

Gut, dass du noch ein Prozent gelassen hast ;-).

Autor: FPGA-Jeck (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Am Datanblatt ziehe ich noch um es genau zu checken, aber die Aussage 
"NUR 2V5" hast du ja schon aufgehoben. Mit Vorwiderständen auch 3V3, 
genau so kenne ich das. Und soweit mich meine erinnerungen nicht täuscht 
betrifft das
 die Bänke mit den configurationspins und während Ansteuerung des Config 
Interfaces. Xilinx hat damals eine Umschaltung der Vcc spannung 
vorgeschlagen,
also nach Konfiguration Vcco auf 3v3 schalten. Ich hatte mal ein design 
mit 3v3 und den Vorwiderstand, lief wunderbar. Ein FAE hat das sogar 
noch eingeschränkt auf den fall das man die dual use pins (die 
config-Pins) auch als user-IO benutzt (bin mir darüber aber nicht 100% 
sicher) klemmen diese nur an 2v5 (konfigurations Interface) ist alles 
OK. es ist also nicht die Frage den FPGA mit Vcco auf 3v3 zu betreiben,
sondern mit 3V3 (statt 2V5) zu konfigurieren. Meine regel damals war, 
möglich 2v5 an Bank 4/5, 3v3 ist mit extra beschaltung auch OK. Und man 
kann auch ein 3V3 Chip von einem FPGA auf 2v5 steueren (knapp am Limit, 
aber es geht).

Autor: Jonas (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Na das klingt doch ganz gut, danke sehr.
Ich habe noch eine Frage:
Wenn ich inputs immer 1 oder 0 haben will (Konfigurationspins M0...2), 
kann ich diese einfach mit GND oder VCC verbinden oder muss ich noch 
einen Widerstand pro Pin nehmen? Fliesst ohne Widerstand zuviel Strom?

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Jonas (Gast)

>Wenn ich inputs immer 1 oder 0 haben will (Konfigurationspins M0...2),
>kann ich diese einfach mit GND oder VCC verbinden oder muss ich noch
>einen Widerstand pro Pin nehmen? Fliesst ohne Widerstand zuviel Strom?

Kann man fest verdrahten. Aber auf die RICHITGE VCC! Im Datenblatt 
steht, in welcher Bank die drin sind.

MFG
Falk

Autor: high_speed (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Beform man alle Einstellmöglichkeiten weg optimiert.

Es gibt auch "0-Ohm-Widerstände" .

Ein loch durch eine Multilayer-Platine zu Bohren, um noch an den
Pin zu kommen ist nicht einfach.

MfG
Holger

Autor: Jonas (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke, werd ich das mal so hinbasteln.
Eine oder zwei Fragen habe ich noch:
1. Welche Referenzspannung nutzen Pins, die als Input konfiguriert 
werden? VCCO wird ja nur bei outputs benutzt oder? Also ist GND die 
interne Referenz?
2. Demzufolge muss das decoupling capacitor Netzwerk auch nur die 
outputs beachten um auf die Anzahl der Kondensatoren zu kommen, egal 
wieviele inputs?

Autor: Jonas (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Die zweite Frage sollte ich vielleicht noch etwas genauer formulieren.
Unter
http://www.xilinx.com/support/documentation/applic...
findet man ab Seite 12 Hinweise zur Dimensionierung des decoupling 
Netzwerkes. Dabei steht dort, das man die Anzahl der benutzten und zu 
beachtenden VCCO-Pins berechnen kann. Dazu schaut man nach der Anzahl 
der benutzten IO-Pins. Allerdings wird mit dem SSO-Wert gerechnet, der 
betrifft ja nur die outputs. In dem Beispiel wird "outputs" und IO-Pins 
munter vermischt, das verwirrt mich und deswegen die Frage, ob zur 
Dimensionierung des decoupling Netzwerkes alle benutzten Pins oder nur 
die outputs beachtet werden sollen.

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Jonas (Gast)

>1. Welche Referenzspannung nutzen Pins, die als Input konfiguriert
>werden? VCCO wird ja nur bei outputs benutzt oder? Also ist GND die
>interne Referenz?

GND ist GND. Sinst nix. Welche Sapnnung als Referenz für Eingänge 
benutzt wird ist von der FPGA-Familie abhängig.

>2. Demzufolge muss das decoupling capacitor Netzwerk auch nur die
>outputs beachten um auf die Anzahl der Kondensatoren zu kommen, egal
>wieviele inputs?

Ja.

MFG
Falk

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.