Forum: FPGA, VHDL & Co. D-Flip Flop Dateneingang


von Chris (Gast)


Lesenswert?

Hey,

hätte eine Frage ich wollte zur Speicherung Zeiten für eine Stoppuhr die 
ich entwerfen soll ein D-FLip Flop nehmen.

D-Flip Flop besitzt ja einen Takteingang und einen Dateneingang.  Aus 
meinen 5 Zählern kommen insgesamt 20 Bit heraus also jeweils 4 Bit für 
jeden Zähler wobei für 2 Zähler eigentlich jeweils 3 Bit rauskommen aber 
egal habe es einfach auf 4 Bit festgelegt. Die möchte ich  auf einen 
gemeinsam Datenbus bringen und ins Flip Flop leiten um sie bei einem 
bestimmten Tastendruck zu speichern. Meine Frage lautet speichert das 
DFLip FLop 20 Bit wenn die im Dateneingang anlegen bei der 
entsprechenden aktiven Taktflanke? Oder kann man am Eingang nur logische 
Zustände wie 1 und 0 speichern und ausgeben lassen?

gruß
chris

von Christian P. (kron)


Lesenswert?

Ich weiß nicht genau, ob ich das richtig verstehe,
aber ein FlipFlop speichert einen logischen Zustand.
Wenn du 20 Bit hast, bräuchtest du 20 FlipFlops.
Oder sollen die 20 Bit nacheinander kommen?
Das ist alles nicht so ganz klar. :)

von Jan M. (mueschel)


Lesenswert?

Ein FlipFlop kann immer nur ein Bit speichern. Jede 
Hardwarebeschreibungssprache sollte es allerdings erlauben, FlipFlops 
mit beliebig breitem Dateneingang zu definieren. Daraus werden dann 
entsprechend viele einzelne FlipFlops nebeneinander generiert.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.