Forum: FPGA, VHDL & Co. Was ist die Taktfrequenz?


von Günni90 (Gast)


Lesenswert?

Hi,

ich habe da mal eine blöde Frage. Wenn ein FPGA mit einer Taktfrequenz 
von x-Hz betrieben wird. Dann ist die Periodendauer 1/(x-Hz).
Jetzt meine Frage:
Bezieht sich diese Periodendauer von steigender zu fallender Flanke, 
oder von steigender zu steigender Flanke wie bei einem Rechtecksignal?

von Stefan (Gast)


Lesenswert?

:-) ja, die Frage ist wirklich blöd....

Überleg doch mal.....

von Stefanie B. (sbs)


Lesenswert?

Periodendauer ?

Was ist denn eine ganze Periode?

-stef

von Netbird (Gast)


Lesenswert?

Periode bezieht sich auf die Wiederholdauer eines Signals, also z.B. 
steigende Flanke -> steigende Flanke.

von Kai G. (runtimeterror)


Lesenswert?

steigender zu steigender

vgl. Sinusschwingung und dessen Phasenwinkel

von knilch (Gast)


Lesenswert?

oder auch
fallender zu fallender, oder fallender zu steigender, oder steigender zu 
fallender  halt wie du die FF im FPGA anschliesst.

von Meister E. (edson)


Lesenswert?

>oder auch
>fallender zu fallender, oder fallender zu steigender, oder steigender zu
>fallender  halt wie du die FF im FPGA anschliesst.

Das ist Quatsch! Egal wie und wo ein FF oder ein Signal angeschlossen 
ist oder anliegt, für das Feststellen der Periodenzeit gilt nur eine 
Flanke. Es handelt sich wie oben erwähnt um die Zeit, bis sich die 
Signalform wiederholt. Ob die steigende oder die fallende Flanke 
beobachtet wird, spielt eben keine Rolle. Du gabst die Antwort also 
schon selbst:

>von steigender zu steigender Flanke wie bei einem Rechtecksignal
(welche Signalform denn sonst?!)

Gruss,
Edson

von Falk B. (falk)


Lesenswert?

@ Meister Eder (edson)

>Das ist Quatsch! Egal wie und wo ein FF oder ein Signal angeschlossen
>ist oder anliegt, für das Feststellen der Periodenzeit gilt nur eine
>Flanke.

Nicht ganz. Für die Festlegung der maximalen Frequenz eines FPGA werden 
auch Übergänge fallende Flanke -> steigende Flanke und umgekehrt 
betrachtet, und zwar dann, wenn ein FlipFlop auf der steigenden Flanke 
arbeitet  und die Daten von einem FlipFlop mit fallender Flanke gelesen 
werden. Dann halbiert sich nämlich nochmal die maximale Taktfrequenz, 
bei einem Tastverhältnis von ungleich 50% vom Takt sogar noch weiter.

MfG
Falk

von knilch (Gast)


Lesenswert?

>>Das ist Quatsch! Egal

>Nicht ganz

Was ist dann noch quatsch ?

von Meister E. (edson)


Lesenswert?

>>>Das ist Quatsch! Egal

>>Nicht ganz

>Was ist dann noch quatsch ?

Na, deine Aussage über die Periodenzeit eines Signals. Falk hat es doch 
ausführlich erklärt. Es geht euch um die maximale Frequenz eines FPGA, 
was aus dem OP nicht 100% hervorgeht. Wenn man ein Signal auf ein FF 
führt muss man natürlich berücksichtigen was danach herauskommt, wenn es 
sich um ein Taktsignal handelt. Ich hätte den knilch nicht kritisiert 
wenn er da ein bis zwei Worte drüber verloren hätte...

Gruss,
Edson

von Wissender (Gast)


Lesenswert?

Da kommen aber noch andere Randbedingungen hinzu, um eine maximale 
Persiodendauer zu definieren. Fmax ist nicht gleich 1/T !

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.