Hallo zusammen
Ich habe hier ein paar Fragen in der SChule bekommen. Habe diese mal
nach bestem Wissen und gewissen gelöst. Bin mir aber nicht sicher ob das
so stimmt. Wäre toll wenn das mal jemand kurz kontrollieren könnte. Bie
c) stehe ich irgendwie auf dem Schlauch :o)
Danke schonmal im Voraus
Gruss reflection
Sie haben ein AD- Wandler mit folgenden Daten:
- approximativ- Prinzip
- Wandlerauflösung 10 Bit
- maximaler Takt 250 KHz
- Zeit, die die Sample- Hold- Stufe benötigt: 3 Takte
- Anzahl analoge Eingänge: 8
- Zeit, die der Multiplexer zum Umschalten benötigt: 1 Takt
Diese Zeit wird immer benötigt, auch wenn der analoge Eingang nicht
gewechselt wird.
- Spannungsbereich 0 bis 3.3 Volt
a) welche maximale Abtastfrequenz pro Kanal können Sie realisieren, wenn
Sie alle 8 Kanäle sequentiell wandeln?
Um einen Kanal mit 10Bit aufzulösen (approximativ Wandler) sind n Zyklen
notwendig. n = 2^10 = 1024 (Taktzyklen).
Der Multiplexer benötigt, um alle Signale „durchzuschalten“ 8 Taktzyklen
Es kommt nun darauf an, ob die Sample/Hold Stufe 8x oder nur 1x
vorhanden ist. Wir nehmen einmal an sie sei nur 1x vorhanden!
Also benötigen wir 8x3 Taktzyklen, dass heisst, das Signal liegt an, der
„Kondensator“ wird über 3 Taktzyklen „geladen“. In dieser Zeit ist kein
Sampling möglich.
Nun haben wir 1024 x 8 + 8 + 24 = 8232 Taktzyklen um alle Signale einmal
zu wandeln. Um nun zu wissen welche max. Abtastfrequenz erreicht wird,
muss man das ganze durch 8 dividieren (1 Kanal) 8232 / 8 = 1028
250'000 / 1028 = ca. 243 mal pro Sekunde
b) wenn Sie ein Signal mit einer Frequenz von 41 KHz abtasten wollen,
wie hoch
muss der Wandler getaktet werden, wenn Sie nur einen analogen Eingang
nutzen?
Nach dem Abtasttheorem von Shannon/Nyquist muss bei einem Signal die
Samplingfrequenz mindestens doppelt so gross sein, wie die höchste
auftretende Frequenz des abgetasteten Signals. Wir müssen das Signal
also mindestens 82000 Mal pro Sekunde abtasten. Da wir 1028 Taktzyklen
für die Wandlung benötigen, müssen wir dies nun Multiplizieren. Da wir
nur 1. Kanal abtasten benötigen wir den einen Taktzyklus, den der
AD-Wandler zum Umschalten benötigt, nicht mehr, also sind für eine
komplette Abtastung 1027 Zyklen notwendig.
82'000 x 1027 = 84’214’000Hz = 84.214MHz.
(Könnte auch die Hälfte sein, wenn die 41kHz bereits die
Samplingfrequenz sind)
c) wieviele Bytes an Daten fallen pro Sekunde an, wenn Sie den Wandler
mit
125 KHz takten?
d) wie gross ist die Auflösung des Wandlers in Volt, wenn der
Wandlerwert 0x000
entsprechend 0 Volt, und die maximale Aussteuerung dem maximal
darstellbaren
Wert entspricht?
3.3V / 1024 = 0.00322265625V pro LSB
e) Wenn Sie ein Rauschen mit einer Amplitude von 7 mV auf dem
Analogsignal
haben, wie gross ist die tatsächlich nutzbare Auflösung des Wandlers?
ca. 7-8 Bit
Ist es nicht so, dass bei einem Wandler mit sukzessiver Approximation
1Bit per Takt gewandelt werden?
Dann braucht die A/D Wandlung 10 Takte für 10Bit.
1024 Takte würde er benötigen, wenn alle Stufen durchprobiert werden
müssen.
Ein 10-Bit-ADC braucht für die reine Wandlung 10 Takte. Dazu kommen ein
paar Takte für das S&H. Schau Dir besser das Prinzip des SAR-Wandlers
noch mal genau an...
>Um einen Kanal mit 10Bit aufzulösen (approximativ Wandler) sind n Zyklen>notwendig. n = 2^10 = 1024 (Taktzyklen).
Schon falsch.
>82'000 x 1027 = 84’214’000Hz = 84.214MHz.
Gibt es sowas wie Folgefehler? Bzw. Punkte dafür, dass man wenigstens
trotz des Fehlers in der ersten Aufgabe halbwegs richtig gerechnet hat?
c) kann natürlich aufgrund des Fehlers in a) gar nicht berechnet werden.
>ca. 7-8 Bit
Tolle präzise Aussage...
Wie wäre es mit überlegen statt raten?
Ich kenne Hausaufgaben so, dass man eigentlich nur in seine Unterlagen
gucken muß und damit dann zu einem Ergebnis kommt.
Na dann hast Du ja schöne Aufgaben. Mit einfach mal in den Unterlagen
schauen ist da nix. Deshalb frage ich. OK, da habe ich mich wohl sehr
vertan. Dachte schon das 84MHZ en bisschen viel sind :o) Ich werde es
nochmal rechnen und melde mich dann wieder. Danke für die Info!
ca. 7-8 Bit
Tolle präzise Aussage...
Wie wäre es mit überlegen statt raten?
Na dann sprich Dich doch aus! ich habe ja 0.00322265625V pro LSB. 7mV
wären ja dann 2,17.... Bit, na was denn nu, 2 oder drei Bit die ich
weglassen kann? Ich tendiere zu 7 Bit die ich nutzen kann, bin mir aber
nicht sicher. Ist das korrekt?
Gruss reflection
So, habe die Lösung nochmal überarbeitet, stimmt das denn nu so?
Sie haben ein AD- Wandler mit folgenden Daten:
- approximativ- Prinzip
- Wandlerauflösung 10 Bit
- maximaler Takt 250 KHz
- Zeit, die die Sample- Hold- Stufe benötigt: 3 Takte
- Anzahl analoge Eingänge: 8
- Zeit, die der Multiplexer zum Umschalten benötigt: 1 Takt
Diese Zeit wird immer benötigt, auch wenn der analoge Eingang nicht
gewechselt
wird.
- Spannungsbereich 0 bis 3.3 Volt
a) welche maximale Abtastfrequenz pro Kanal können Sie realisieren, wenn
Sie
alle 8 Kanäle sequentiell wandeln?
Um einen Kanal mit 10Bit aufzulösen (approximativ Wandler) sind n Zyklen
notwendig. n = 10 (Taktzyklen).
Der Multiplexer benötigt, um alle Signale „durchzuschalten“ 8 Taktzyklen
Es kommt nun darauf an, ob die Sample/Hold Stufe 8x oder nur 1x
vorhanden ist. Wir nehmen einmal an sie sei nur 1x vorhanden!
Also benötigen wir 8x3 Taktzyklen, dass heisst, das Signal liegt an, der
„Kondensator“ wird über 3 Taktzyklen „geladen“. In dieser Zeit ist kein
Sampling möglich.
Nun haben wir 10 x 8 + 8 + 24 = 112 Taktzyklen um alle Signale einmal zu
wandeln. Um nun zu wissen welche max. Abtastfrequenz erreicht wird, muss
man das ganze durch 8 dividieren (1 Kanal) 112 / 8 = 14
250'000 / 14 = ca. 17857.14 mal pro Sekunde
b) wenn Sie ein Signal mit einer Frequenz von 41 KHz abtasten wollen,
wie hoch
muss der Wandler getaktet werden, wenn Sie nur einen analogen Eingang
nutzen?
Nach dem Abtasttheorem von Shannon/Nyquist muss bei einem Signal die
Samplingfrequenz mindestens doppelt so gross sein, wie die höchste
auftretende Frequenz des abgetasteten Signals. Wir müssen das Signal
also mindestens 82000 Mal pro Sekunde abtasten. Da wir 14 Taktzyklen für
die Wandlung benötigen, müssen wir dies nun Multiplizieren. Da wir nur
1. Kanal abtasten benötigen wir den einen Taktzyklus, den der AD-Wandler
zum Umschalten benötigt, nicht mehr, also sind für eine komplette
Abtastung 13 Zyklen notwendig.
82'000 x 13 = 1’066’000Hz = 1.066MHz.
(Könnte auch die Hälfte sein, wenn die 41kHz bereits die
Samplingfrequenz sind)
c) wieviele Bytes an Daten fallen pro Sekunde an, wenn Sie den Wandler
mit
125 KHz takten?
125'000 / 14 = 8928.57 S/s à 10Bit = 89285.7Bit / 8 = 11160Byte/s
d) wie gross ist die Auflösung des Wandlers in Volt, wenn der
Wandlerwert 0x000
entsprechend 0 Volt, und die maximale Aussteuerung dem maximal
darstellbaren
Wert entspricht?
3.3V / 1024 = 0.00322265625V pro LSB
e) Wenn Sie ein Rauschen mit einer Amplitude von 7 mV auf dem
Analogsignal
haben, wie gross ist die tatsächlich nutzbare Auflösung des Wandlers?
7 Bit
> b) wenn Sie ein Signal mit einer Frequenz von 41 KHz abtasten wollen,> wie hoch muss der Wandler getaktet werden, wenn Sie nur einen analogen> Eingang nutzen?
Wenn ich mir diesen Teil genau durchlese, dann steht da "abtasten" und
nicht "höchste auftretende Frequenz" oder ähnliches. Warum Du da
unbedingt Shannon/Nyquist reinbringen willst, weiss ich nicht.
Peter
