Cyc. II FPGA S. K.+TRDB_LCM Display-merkwürdiges Verhallten

Hallo Allerseits,

Ich habe mir vorige Woche auch ein Cyclone II FPGA Starter Development 
Kit + TRDB_LCM Display gekauft und mich gleich daran gemacht eine 
Ansteuerung für das TFT zu entwerfen.

Der erste Test mit einfach 3 Farbbalken untereinander (R,G,B) hat 
funktioniert. Ich betreibe das Display (320*200) im "throgh mode", 
Format NTSC/QVGA und Non-interlaced.(Reg2: X"0A"; , Reg3: X"31";).
Schreiben und Lesen der Register mit dem 3W-Interface funktioniert.

Voller Freude habe ich mich der Aufgange gestellt, ein Bild anzeigen zu 
lassen. Da der CycII nicht genug internen M4K Ram für ein Vollständiges 
Bitmap (960*320*8) Bits hat, habe ich nur jede 2te Zeile gespeichert und 
jedweils die Zeilen doppelt ausgegeben.

Das Resultat ist im Anhang zu sehen, es gibt ein großes Problem mit den 
Farben. (Mich erinnert es ein wenig an die gute, alte C64 Zeit ;) )

Da ich in der Ansteuerung mit dem Ram aber keinen Fehler finden konnte, 
habe ich meinen Farbbalkengenerator einfach um die Helligkeit erweitert. 
Also Rot ganz dunkel -> Rot ganz hell, Grün ganz dunkel,...

Auch da ergibt sich wieder das gleiche Problem. Momentan komme ich 
einfach nicht weiter, da es sich ja nicht um eine Leitungsunterbrechung 
(falsches Assigment) handeln kann (R,G und B werden jeweils bei 0XFF 
korrekt hell dargestellt)
Am Timing selbst kann es eigentlich auch nicht liegen, da sonst das Bild 
eigentlich nicht dargestellt werden könnte.

Auch die Simulation hat funktioniert...