PLL : 42MHz aus 25 erzeugen

Andreas U. Gast #734864
Lesenswert?
• ▲
▼ 
Ich benutze eine Platine, die an ein 40MHz DEsign adaptiert. Der 
synchrone Pfad läuft genau mit 40MHz, die ich mir aus einer PLL erzeuge, 
welche mit 5/8 läuft. Nun benötige ich aber einen Timeslot mehr und 
beabsichtige über einen Fifo dem Zielsystem über einen Kanal einen etwas 
erhöhten Datenstrom zuzuführen. Zudem verspreche ich mir dadurch ein 
EMV-verbesserndes spreading. Wie kriege ich ungefähr 42MHz hin ?  45 
gingen gfs auch noch ..
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Andreas U. Gast #737429
Lesenswert?
• ▲
▼ 
Schöne Tabelle, möglich wären 45MHZ, aber da ich mit derselben Freq 
Wandler auslesen muss, gehen nur maximal 44, sonst bin ich aus der 
5.5ns-SPEC. Es geht zwar technisch mit 45, aber ich darf nicht ausser 
der SPEC bauen, schöner Mist. Ich will aber nicht noch eine Frequenz 
einführen.

Die 12/7 wären mir schon symphatisch, aber wie kriege ich die hin ?

25 x 6/7 , dann mal 2 ?
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren