|
Anzeige
|
Theorie Frage: Warum Low-Aktiv ?
Gast
#749059
Hab mich gerade gefragt, warum viele Signale in Digitalschaltungen low-aktiv sind. ( Ich meine natürlich nur Signale, die nicht aus anderen Gründen low-aktiv sind ( z.B. Ansteuerung durch NPN-Transistor etc. )) Kann dies damit zusammenhängen, dass die 74LS-Serie bei low mehr treiben konnte als bei high ? Wenn ja, müsste dieses Thema doch mittlerweile erledigt sein oder nicht ? Danke schonmal. Das ist ein Grund. Ich denke der Hauptgrund (weshalb die ICs auch Low stärker treiben können) ist: Die früheren NMOS und Bipolar Schaltungen hatten Pullups am Eingang. Ein Low Pegel verbraucht also mehr Strom als ein High Pegel.
Gast
#749082
Möglicherweise auch: Es gab wohl "früher" sehr viele Controller, die nur open-collector/open-drain Ausgänge hatten (nicht "push-pull"). "Einschalten" ist dann, den per Pull-Up Widerstand "schwach hochgezogenen" Tri-State Ausgangspin per Software "hart" auf GND/low zu schalten.
Gast
#749090
Mit Aktiv-Low lässt sich auch ganz einfach ein OR verkabeln: Ein Pullup zieht das Signal hoch und beliebig viele Open-Collector-Ausgänge können es dann nach Masse ziehen (=Aktiv). Es fließen so keine Ausgleichströme, wie es der Fall wäre, wenn ein Ausgang z.B. mit Aktiv-High auf 5V zieht, ein weiterer aber nur auf 4.8V kommt. Martin Thomas wrote: > Möglicherweise auch: Es gab wohl "früher" sehr viele Controller, die nur > open-collector/open-drain Ausgänge hatten (nicht "push-pull"). Das wurde gewissermassen schon erwähnt, denn dieses Verhalten ist eine direkte Konsequenz der damals üblichen NMOS-Technik.
Gast
#749095
Das Grundelement der TTL-Logik am Eingang besteht aus einem multi-Emitter-Transistor. Wenn einer dieser Emitter garnicht angeschlossen ist oder an High gelegt ist, ist der betreffende Eingang inaktiv. Bei low fließt über den Eingangs-Emitteranschluss Strom nach Masse (-1,6mA = 1 TTL-Last) und er ist aktiv. Die MOS-Logikfamilien haben diese Eigenschaft übernommen, obwohl das diese Technologie nicht erfordert. Dazu gehört auch, dass die Ausgangsstufen der TTL-Serie mehr Strom nach Masse leiten können als von Plus her. peter-neu-ulm wrote: > Die MOS-Logikfamilien haben diese Eigenschaft übernommen, obwohl > das diese Technologie nicht erfordert. NMOS-Technik arbeitet(e) üblicherweise mit aktivem Pulldown und passivem Pullup. Das ist durch die Konstruktion ausschliesslich mit NMOS-Transistoren nahegelegt und hat nichts mit TTL zu tun. In Gegenteil: Schon damals existierten NMOS-Bausteine, die an der Aussenschnittstelle aktive NMOS-Pullups verwendeten um hinreichend Strom liefern zu können. Immerhin sind TTLs durchaus mit Strom in den Eingang hinein spezifiziert, nur halt wesentlich kleiner. Und bei Peripherieinterfaces gabs noch andere Gründe für aktive Pullups.
Gast
#749107
Willst Du mir damit sagen, dass auch in heutigen HCMOS Bauteilen nach Masse mehr Strom getrieben werden kann als nach Plus ? Hab gerade eine HCMOS Spec. zur Hand genommen. Dort wird allerdings keine Unterscheidung bei den max. Strömen getroffen. CMOS ist nicht immer symmetrisch im Verhalten. Atmels alte AT90 Controller beispielsweise sind es nicht.
Gast
#749390
p-Kanal-MOSFET haben bei gleicher Geometrie den 3-fachen Widerstand wie n-Kanal. CMOS würde so also weniger Sourcestrom (von plus) als Sinkstrom (nach Gnd) können. Moderne CMOS haben möglicherweise größere p-Strukturen. Noch ein Argument: Taster kann man gegen Ground anschliessen, braucht weniger Verkabelung.
Gast
#749576
>Noch ein Argument: Taster kann man gegen Ground anschliessen, braucht >weniger Verkabelung. Sollte man bei Ausgängen aber lassen ... Aber für z.B. LEDs gilt die Aussage schon. Die LOW-aktiven Signal in vielen Digitalschaltungen sind meines Wissens nur historisch bedingt. Man konnte eben die negative Flanke schneller schalten und hat sie deshalb als aktive Flanke genommen. @ HildeK (Gast) >Die LOW-aktiven Signal in vielen Digitalschaltungen sind meines Wissens >nur historisch bedingt. Man konnte eben die negative Flanke schneller >schalten und hat sie deshalb als aktive Flanke genommen. Das halte ich für einen Irrtum 1. Klasse. In einem synchronen System muss die steigende Flanke ebensoschnell sein, um ein Enable wieder wegzunehmen etc. Bzw. die langsamere von beiden bestimmt die Grenzfrequenz. MFG Falk Auf den Bus bezogen passt das u.U. schon. Die maximale Busfrequenz einer Z80 ist allenfalls von irgendwelchen chipinternen Grenzfrequenzen bestimmt, nicht aber von den Signalen vom Bus. Und die Fall-Time der Steuersignale geht in die Zugriffszeit angeschlossener Speicher voll mit ein, während die Rise-Time weitgehend unkritisch ist.
Gast
#750800
Danke, Andreas Kaiser, daran hatte ich auch gedacht mit meiner Bemerkung. Die 'negative Logik' ist mir damals zu Z80 oder 6502-Zeiten zum ersten Mal begeget. Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|
