Hallo, ich probiere gerade ein serielles EEPROM anzusteuern und habe da eine Frage zum Datenblatt da das Diagramm etwas fragwürdig ist, weils dort so ausschaut das nach dem Senden die Datenleitung durch das EEPROM runtergezogen wird. In der Erklärung steht "This happens during the ninth clock cycle." Wird nach dem Senden des 8ten Bits automatisch die Datenleitung auf Low gezogen oder erst nach dem takten?
@ Thomas O. (kosmos) >dort so ausschaut das nach dem Senden die Datenleitung durch das EEPROM >runtergezogen wird. In der Erklärung steht "This happens during the Das ist auch so. >ninth clock cycle." Nennt sich, wie du schon erkannt hast ACK, Acknowledge, Bestätigung. >Wird nach dem Senden des 8ten Bits automatisch die Datenleitung auf Low >gezogen oder erst nach dem takten? Nach der fallenden Flanke von SCL. MfG Falk
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.