Hi, ich habe eine Platine mit einem XCR64 im VQ Gehäuse. Für Debug Zwecke sind dort Testanschlüsse (Pfostenleiste)vorhanden. Problem ist, das ich an der Leiste kein Ausgangssignal bekommen. Selbst die supi simple funktion ausgang <= eingang funktioniert nicht. Eingang wird mit 5V und seriellem 2k Widerstand stimuliert. Am Ausgang Meßinstrument bzw. Oszi. Der CPLD läßt sich über IMPACT programmieren, auslesen löschen etc. Bei Auslesen erhält man reprodzierbar veränderte Dateien, je nachdem was vorher programmiert wurde. Vcc (3,3V) und GND Pins passen, Leiste ist "direkt" an den I/Os angeschlossen. Eletrischer Kontakt zwischen CPLD und Leiste besteht. Was kann es sein? Hab ich was einfaches grundlegendes übersehen? Thomas
Gast
#751625
Sieh dir mit den entsprechenden Tools (leider keine Ahnung welche das sind, ich kenn es nur von FPGAs, da sind es im ISE "view placed/routed design" und "fpga editor", letztered nur in der Profiversion vorhanden) die fertige Konfiguration an, und schau nach ob die richtigen Pins verbunden sind.
Versuch einmal, den oder die Ausgänge fest auf '1' oder '0' zu setzen. Damit siehst Du, ob die Ausgänge überhaupt reagieren.
Die Pins sind richtig verbunden, da habe dann nicht nur ich drauf geschaut. mit 0 und 1 wäre natürlich auch was... probier ich gleich mal aus.
ok, problem beseitigt. meist ist es doch der Mensch, der was falsch macht. In der ganzen Toolkette ist es passiert, das als Familie Coolrunner II anstatt Coolrunner ausgewählt wurde.
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.