Hallo, Ich habe folgendes Problem. Habe ein BGA Bauteil und erstelle gerade das Footprint dafuer. Habt ihr eventuell ein paar Tips? Speziell wie fuehre ich spaeter die Leitung weg vom einzelnen Pad. Direkt in der Mitte ein Via / Microvia und in einen anderen Layer ziehen? Versucht man das bei allen Pads gleich zu halten um so das Temperaturverhalten bei allen Pads gleich zu halten? Vieleicht hat ja jemand die ein oder andere Quelle? Application Note?
Gast
#752829
Schau doch mal beim Hersteller des Bauteils. Altera bietet zumindest ANs für das Layout an. Ansonsten kann man die 2 äußeren Reihen meist direkt anfahren, die anderen dann mit einem via direkt neben der Lötstelle.
Gast
#753182
Hallo Ja also die inneren Reihen sollten nach innen weggeführt werden und das zugehörige VIA neben dem Pad platziert werden. Es ist Prozesstechnisch nicht ganz so gut ein VIA im Pad zu haben da kann es passieren dass Lotpaste beim Aufschmelzen in das Via läuft und nichtmehr für eine saubere Lötstelle zur Verfügung steht. Grüße!! Praktikant! PS.: Allen die jetzt auf mich loshetzen dass das ja gar nicht sein kann dass Lotpaste in ein Via läuft und so die Lötstelle schlecht wird... sei gesagt dass ich das in der Praxis schon erlebt und gesehen hab... Und warum so eine Fehlerquelle zulassen wenn man sie einfach beheben kann?
@ praktikant (Gast) >zugehörige VIA neben dem Pad platziert werden. Es ist Prozesstechnisch Das ist der Standardansatz. >nicht ganz so gut ein VIA im Pad zu haben da kann es passieren dass VIA im PAD ist HighTec. Und damit teuer und technisch problematischer. Bei 0,5mm BGA Pitch aber der einzige Ausweg :-0 Bei 1mm Pitch nicht notwendig, dort reichen 6mil Leiterbahnen. @ Daniel Duesentrieb (daniel1976d) >Ich habe folgendes Problem. Habe ein BGA Bauteil und erstelle gerade das >Footprint dafuer. Habt ihr eventuell ein paar Tips? Schau dir bereits fertige BGA Packages an. >Speziell wie fuehre ich spaeter die Leitung weg vom einzelnen Pad. >Direkt in der Mitte ein Via / Microvia und in einen anderen Layer >ziehen? Nöö. Die Vias kommen in die Lücke zwischen die PADs. >Versucht man das bei allen Pads gleich zu halten um so das >Temperaturverhalten bei allen Pads gleich zu halten? Ja, und um ein gleichmässiges Anschlusschema zu erreichen, bei dem man noch durchsieht. >Vieleicht hat ja jemand die ein oder andere Quelle? Application Note? http://vader.ece.ucsb.edu/plogicpci/xilinx/xapp157.pdf MfG Falk
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.