IO Register nur bei dem LVDS Pin-P gesetzt

ich vermute mal Xilinx ? ich hab das mal so gemacht:

ucf:
NET "din_p"  LOC = "D6" | IOSTANDARD = LVDS_25 ;
NET "din_n"  LOC = "E6" | IOSTANDARD = LVDS_25 ;

vhdl:

i/o definition im top modul:
din_n  : in  STD_LOGIC;
din_p  : in  STD_LOGIC;

internes signal:
din_i : std_logic;

buf_din : IBUFDS
  generic map (IOSTANDARD => "LVDS_25")
  port map (I  => din_p,IB => din_n, O => din_i);

nun din_i verwenden

Wie man das ohne das intantiieren vom ibuf macht hab ich noch nicht 
rausgefunden :-\


achja, fuer den output gehts so:
buf_sout : OBUFDS
  generic map (IOSTANDARD => "LVDS_25")
  port map (I  => sout_i, O => sout_p, OB => sout_n);

Wie macht man das bei Altera? Welchen Buffen muss man da benutzen ?

IOBUFDIFF heisst der glaube ich.

Bei Altera braucht man keine Buffer, einfach die Konfiguration im 
"assignment editor" festlegen.