Daten vom ADC mit XILINX FPGA auslesen

[Neuling (Gast)]

Hallo,
ich wollte mal Daten von einen 16-bit ADC mit einem Xilinx Spartan3A 
Board auslesen. Leider fehlt mir da jetzt ein anhaltspunkt wo ich 
anfange. Könnt ihr mir da Tipps geben oder entsprechende Litertur, 
idealerweis mit Beispielen, empfehlen?

[Falk B. (falk)]

@ Neuling (Gast)

>ich wollte mal Daten von einen 16-bit ADC mit einem Xilinx Spartan3A
>Board auslesen.

Der hat wahrscheinlich ein serielles Interface. Also brauchst du ein 
Schieberegister für die Daten, und eine State Machine für die 
Ablaufsteuerung.

MFG
Falk

[Neuling (Gast)]

Das hätte ich wohl noch schreiben sollen. Dies Daten sollen parallel 
ausgelesen werden. Hierzu benötige ich 16-Datenleitungen und 
2Steuerleitungen(Output vom FPGA) sowie 1 Steurleitung (BUSY, Input vom 
FPGA).

[Falk B. (falk)]

@ Neuling (Gast)

>Das hätte ich wohl noch schreiben sollen. Dies Daten sollen parallel
>ausgelesen werden. Hierzu benötige ich 16-Datenleitungen und
>2Steuerleitungen(Output vom FPGA) sowie 1 Steurleitung (BUSY, Input vom
>FPGA).

Ja umso besser. Vereinfacht die State Machine. Das notwenige Signalspiel 
steht im Datenblatt des ADC.

MFg
Falk

[Neuling (Gast)]

Aha....also sollte man das mit einer State Machine machen und nicht 
selber in VHDL programmieren, oder?
Muss den man beim anschließen der Verbindungen irgendwas beachtet 
werden, oder einfach ran und funzt oder wie?
Hatte bis jetzt noch nie externe Geräte angeschlossen, sondern nur die 
sachen die auf den Entwicklungsboards sind.

[Falk B. (falk)]

@ Neuling (Gast)

>Aha....also sollte man das mit einer State Machine machen und nicht
>selber in VHDL programmieren, oder?

Eine State Machine kann man in VHDL, oder mit einem speziellenEditor 
erstellen.

>Muss den man beim anschließen der Verbindungen irgendwas beachtet
>werden, oder einfach ran und funzt oder wie?

Im wesentlichen einfach anschliessen. Ausnahmen bstätigen die Regel ;-)

MFG
Falk

[Neuling (Gast)]

Hab mir mal wieder die Grundladen einer FST Machine durchgelesen. Aber 
irgendwie hab ich noch keine Vorstellung wie ich das genau für einen ADC 
realisieren kann. Hat einer von euch hierzu vielleicht einen passenden 
Link oder ein Beispiel für mich um mich besser einarbeiten zu könnne?

[Christoph db1uq K. (christoph_kessler)]

In der Entwicklungssoftware ist ein Beispiel für eine Statemachine in 
VHDL mitgeliefert. Ich habe hier das "Template" aus Altera Quartus, in 
Webpack ist vermutlich ähnliches drin:

-- Quartus VHDL Template
-- State Machine with Asynchronous Reset (1 block)
-- State Machine outputs will be registered

LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY fsm IS
  PORT
  (
    clk      : IN  STD_LOGIC;
    input1, input2    : IN  STD_LOGIC;
    output1, output2  : OUT  STD_LOGIC
  );
END fsm;

ARCHITECTURE rtl OF fsm IS
  TYPE state_type IS (state1, state2, state3);
  SIGNAL state: state_type;
BEGIN
  PROCESS (clk)
  BEGIN
    IF clk'EVENT AND clk = '1' THEN
      CASE state IS
        WHEN state1 =>
          output1 <= value1;
          output2 <= value2;
          IF condition1 THEN
            state <= state2;
          END IF;
        WHEN state2 =>
          output1 <= value3;
          output2 <= value4;
          IF condition2 THEN
            state <= state3;
          END IF;
        WHEN state3 =>
          output1 <= value5;
          output2 <= value6;
          IF condition3 THEN
            state <= state1;
          END IF;
      END CASE;
    END IF;
  END PROCESS;

END rtl;

[Neuling (Gast)]

Danke erstmal....aber der prinzipelle Aufbau ist mir schon klar. 
Interessanter wäre hierzu das Timing Diagramm zu sehen, um die 
verschiedenen States nachvollziehen zu können.

[Neuling (Gast)]

Gibt es den noch jemand der so ein Beispiel für mich hätte?

[Morin (Gast)]

Das Timing-Diagramm steht im Datenblatt des ADC. Anhand dieses Diagramms 
musst du dir dann States erfinden, die dieses interpretieren (IN) bzw. 
nachbilden (OUT).

[Neuling (Gast)]

Jaja das ist mir schon alles klar. Aber irgendwie fehlt mir gerade der 
ansatz wie ich da anfangen soll. Also die eine Steuerleitung auf Low 
setzen (ein Takt) dann wieder auf High und auf die Steuerleitung warten 
die mir sagt das die Konvertierung fertig ist....da habe ich gerade ein 
gedankliche Blockade und weis nicht recht wie ich da anfangen soll.

[Günter -. (guenter)]

Neuling wrote:
> Jaja das ist mir schon alles klar. Aber irgendwie fehlt mir gerade der
> ansatz wie ich da anfangen soll.

Du nimmst das Timingdiagram von dem Datenblatt und ziehst jedesmal eine 
senkrechte Linie, wenn ein Signal sich ändert. Jetzt nummerierst du die 
einzelnen Bereiche durch und schon hast du deine States für die FSM. 
Jetzt musst du nur beachten das dein Systemtakt wahrscheinlich viel 
höher ist als die Länge der States. Also wirst du noch einen Zähler 
bemühen müssen, damit die States so lange sind, wie im Timingdiagram 
spezifiziert.

[Neuling (Gast)]

;-) stimmt so macht das irgendwie Sinn. Am besten ich mache das mal und 
kann es hier dann ja mal posten.