Glitches / und wie verhindern

[schnudl (Gast)]

Ich habe 3 Ausgänge eines Mega32: A, B und C

Mit A und B realisiere ich eine SPI (A=CLK, B=DATA).

Wenn ich C auf L setze, kommt es gelegentlich, wenn A und B gleichzeitig 
von L auf H gehen, zu einem kurzen H-Glitch auf C.

Nun die Frage:

Liegt dies an der äusserst unprofessionellen Messleitung? Ich habe 
einfach mal ein 30cm Flachbandkabel von der MCU zum LA (LogicPort) 
verlegt. Was muss ich tun, um solche Effekte in der endgültigen 
Schaltung (da gibt es natürlich keine so langen Leitungen) zu vermeiden? 
Bei dem was ich vorhabe, wäre eine zusätzliche Flanke mehr als fatal.

Vielen Dank
Michi

[schnudl (Gast)]

Andererseits passiert das aber nicht, wenn C auf H liegt und A,B 
gleichzeitig auf L gehen. C bleibt dann schön brav auf H. Ist diese 
Assymmetrie zu erklären?

[Falk B. (falk)]

@  schnudl (Gast)

>Wenn ich C auf L setze, kommt es gelegentlich, wenn A und B gleichzeitig
>von L auf H gehen, zu einem kurzen H-Glitch auf C.

Wie lang ist denn dein Glitch?

>Liegt dies an der äusserst unprofessionellen Messleitung? Ich habe
>einfach mal ein 30cm Flachbandkabel von der MCU zum LA (LogicPort)
>verlegt.

Und die Masse?

>Andererseits passiert das aber nicht, wenn C auf H liegt und A,B
>gleichzeitig auf L gehen. C bleibt dann schön brav auf H. Ist diese
>Assymmetrie zu erklären?

Möglicherweise duch die unsymetriche Schaltschwelle vom LogicAnalyzer. 
Bei TTL liegt die bei ~1,5V, nicht Vcc/2 wie bei CMOS.


MfG
Falk

[Knut B. (Firma: TravelRec.) (travelrec)]

>Mit A und B realisiere ich eine SPI (A=CLK, B=DATA).

Das ist keine SPI, die hat immer 3 Leitungen (MISO, MOSI, SCK) und ein 
zusätzliches ChipSelect Signal. Kannst oder willst Du die Hardware-SPI 
des ATMEGA nicht nutzen?

[schnudl (Gast)]

@travelrec:

natürlich verwende ich die MISO/MOSI und CLK vom Controller. A und B 
sind MOSI und CLK, MISO brauche ich momentan nicht. Aber das hat ja 
nichts mit meiner Frage zu tun, wodurch die Glitches entstehen.

@falk:

Die Glitches sind etwa 5-10ns, das ist aber gleichzeitig die Sampling 
Rate des LogicPort (den ich noch nicht 100% im Griff habe).

Die Masse geht auch über das Flachbandkabel zum LA (1x von einem 
Massepunkt des Boards zum LA).

[Knut B. (Firma: TravelRec.) (travelrec)]

Ich würde auf Meßfehler und/oder eine falsch eingestellte 
Triggerschwelle tippen. 30cm Flachband ist besonders dann kritisch, wenn 
Signalleitungen direkt nebeneinander laufen und nicht jeweils durch eine 
Masseleitung voneinander getrennt/geschirmt sind.

[Fasti (Gast)]

Hi!

Habe auch einen Logicport in der Arbeit. Das liegt am hohen 
Eingangswiderstand des Logicport gepaart mit ungeschirmten Meßleitungen. 
Mir fällt auf die Schnelle nur die Möglichkeit der Leitungsschirmung 
ein. Eventuell die Thresholdspannung erhöhen soweit möglich. Generell 
sind die eng aneinanderliegenden Strippen vom LogicPort nicht so der 
bringer. Meiner Meinung nach viel zu kurz und zu dicht beieinander aber 
man kann sich ja Gott sei Dank selber längere und geschirmte machen, 
dank des Standard 40poligen Steckers.

Grüße

Fasti

[JÜrgen G. (Firma: 4CKnowLedge) (psicom)]

Ich hab das selbe Problem, wenn ich an der HW SPI messe, sei es mit Oszi 
od. LA kommt nur Schwachsinn raus...

Messfehler sollten meiner Meinung nach ausgeschlossen sein... Dafür hab 
ich gesorgt xP