|
Anzeige
|
Xilinx CPLD XC9572 Versorgung + I/O Sonderbelegung
Gast
#770671
Hallo, hier 3 kleine Fragen zum Thema XC9572. 1.Müssen alle 3 VCC und alle 3 GND (Masse) beschalten werden oder reicht je 1 Pin aus? 2.Die Pins 5,6,7 und 39,40,42 haben neben der I/O Funktion auch noch andere Aufgaben. Wenn ich die nur als I/O nutzen will, muß ich das noch irgendwas spezielles festlegen oder reicht es aus, sie im Constrait als Eing- bzw. Ausgang zu definieren? 3.Wie lege ich nicht benutzte via VHDL Pins auf Masse? Danke schon mal. @ nummernschalter (Gast) >1.Müssen alle 3 VCC und alle 3 GND (Masse) beschalten werden oder reicht >je 1 Pin aus? Alle müssen angeschlossen werden, und optimal einen 100nF Keramikkondensator pro Vcc7GND Paar. >2.Die Pins 5,6,7 und 39,40,42 haben neben der I/O Funktion auch noch >andere Aufgaben. Wenn ich die nur als I/O nutzen will, muß ich das noch Du meinst die GCK Pins. Die kann man auch als normale IOs nutzen. >irgendwas spezielles festlegen Nein. Aber bedenke, dass man diese bevorzugt für Takte nutzen sollte/muss. > oder reicht es aus, sie im Constrait als >Eing- bzw. Ausgang zu definieren? Ja. >3.Wie lege ich nicht benutzte via VHDL Pins auf Masse? Gar nicht. Das kann man per Option im Fitter. Denn im VHDL müsstest du die Pins als Signal in der Entity aufführen und einen Pin im UCF zuweisen. Alles viel zuviel Aufwand. MFG Falk
Gast
#772453
Hallo und danke für die Infos. Es ist mir nochwas aufgefallen. Es gibt keine zentrale Reset-Funktion, oder? Muß ich um z.B. Flipflop's zurückzusetzen, die Variante wählen, die einen solchen "Pin" hat und dann nach außen führen ? @ nummernschalter (Gast) >Es ist mir nochwas aufgefallen. Es gibt keine zentrale Reset-Funktion, >oder? Doch. GSR. > Muß ich um z.B. Flipflop's zurückzusetzen, die Variante wählen, >die einen solchen "Pin" hat und dann nach außen führen ? ??? Ausserdem wird Reset weitaus weniger gebraucht aus du denkst. Die FlipFlops haben einen definierten Zustand nach dem Einschalten. MFg Falk Antwort schreiben |
Anzeige
|
