Xilinx Spartan IIE Clock

Programmier dir doch eine eigene Clock, mach ich zumindest immer so.

Erstell ein Modul CLK_VT (Vorteiler), als Input hast du CLK, als output 
MY_CLK.

dann bastelst du dir einen Zähler j, lässt den zB im CLK-Takt auf 1000 
hochzählen und toggelst dann MY_CLK.

mit entsprechendem j kannst du so ganz easy deine eigene CLK bauen

@ Matthias
1) MyClk sollte aber halb so schnell laufen wie die angelegte Clk, somit 
ist es eher schwierig hier zu zählen ;)

2) Der Baustein bringt schon eine intrigierte zweite Clk mit, warum 
sollte man denn das Rad das zweite mal Erfinden? ^^ Sieht auch besser 
aus, wenn man die Features benutz, welche der Baustein bereits 
mitbringt.

halb so schnell? Komisch definiert, das.

Bei einem Takt von 50 MHz bedeutet "halb so schnell" 25 MHz, was 
wiederrum mit einem Vorteiler easy zu machen ist.

Willst du einen doppelt so schnellen Tankt haben, also 100 MHz, DANN geb 
ich dir recht.

@  Falk Brunner (falk)
Mmm, wenn ich das jetzt richtig verstanden habe, macht ein 
Toggle-FlipFlop nichts weiter lass, dass es einen Taktimpuls der von 
außen kommt bis zu einem gewiesen Wert hochzählt und somit eine 
künstliche Verringerung des Taktimpulses erzeugt.
Wenn das so ist, ist es für meinen Fall gänzlich unbrauchbar, da ich mit 
einer vorgegebenen Taktimpuls nach draußen (Eingänge, Ausgänge) 
kommuniziere. Nur die interne Verarbeitung der Signale muss schneller 
von statten gehen und deshalb benötige ich einen zweiten Taktimpuls.

PS: Ich hoffe ich hab jetzt alle englischen Wörter ins Deutsche 
Übersetzt.


@  Matthias (Gast)
>Willst du einen doppelt so schnellen Tankt haben, also 100 MHz, DANN geb
>ich dir recht.

Genau das wollte ich sagen, blöd ausgedrückt von mir ich weiß. sry

@ Falk Brunner (falk)
>Einen Takt kann man mit einer DLL verdoppeln. Siehe Datenblatt. Dazu
>gibt es auch ein Application Note mit fertigem VHDL-Quelltext.

Genau :-) bloß diesen besch* Quelltext finde ich nicht^^

Danke, irgendwie hab ich es nicht finden können.