@ Seegers
Tatsächlich geht es um den Jitter, also um die Fluktuationen um eine
feste Verzögerung nach der Flanke des von extern zugeführten 50 MHz
Signals. Wie groß diese Verzögerung ist, ist vollkommen egal (abgesehen
davon dass größere Verzögerungen auch den Jitter etwas steigen lassen
würden). Das extern bereitgestellte Taktsignal selbst definiert
überhaupt erst, was Taktqualität in dieser Anwendung ist (auch wenn es
selbst nicht perfekt periodisch sein muss), insofern verspreche ich mir
von den PLLs des FPGA wenig.
@Falk
Ja, das fürchte ich auch. Im Datenblatt habe ich keine Spezifikation des
Jitters der beteiligten Komponenten gefunden, insofern stellen die
gemessenen 200 ps vielleicht schon das Limit der Spartan3-Serie dar (im
RTL-Schaltplan ist im wichtigen Signalpfad nur ein D-Flipflop
eingebaut). Nachdem inzwischen berechnet habe, dass ich idealerweise
fast 1,5 Größenordnungen weniger Phasenrauschen bräuchte, ist externe
Elektronik, wenn überhaupt, die einzige Lösung. Nichtsdestotrotz ist der
FPGA dann immer noch eine praktische Quelle zur programmierbaren Formung
der erzeugen Impulse.
MfG
Alexander