Hallo, ich habe meine erste Eigententwicklung in Eagle fertiggestellt. Nun wäre es echt klasse wenn da mal jemand nen Blick drauf werfen könnte bevor ich die Platine ätze und die Bauteile verlöte und am Ende doch alles Grütze ist. Das ganze soll die Steuerplatine für einen Röhrenvorverstärker werden, fernbedienbar über diese RFM-Module von Pollin. An "Standby_Amp", "DAC", "Front_In" und "Back_In" sollen Relais für die Eingangswahl geschaltet werden. An "LS_Poti" soll ein Motorpoti zur Lautstärkerregelung betrieben werden und an "LCD" kommt ein 240x64 Grafik-LCD mit T6963C Controller. Der Jumper JP2 soll dazu dienen das RFM-Modul von der Spannung zu trennen wenn der Controller programmiert wird. Da das SPI ja die ISP-Ports nutzt dachte ich es würde vllt. dem RFM-Modul nicht gut bekommen wenn es bei der Programmierung des Controllers in Betrieb ist. Liege ich damit richtig oder ist die Maßnahme nicht nötig? Alles andere sollte klar sein. Anbei die Eagle-Files. Vielen Dank für eure Hilfe!
Gast
#792345
Duhu... RAR sieht man nirgendswo garnich gern. Mach doch bitte ZIP draus, oder wenn alle Stricke reißen auch noch TAR, aber bitte nich RAR :-) Und bitte poste keine Eagle/Target/Hastenichgesehn-Dateien. Exportier deine Pläne am besten als PNG-Bild (Bildformate!) und poste das dann.
Gast
#792354
Leiterbahnen sollten nicht mit 90° Winkeln geführt werden. Besser sind 45°.. Das fällt mir jetzt so grad ins Auge...
Hier der Schaltplan als PNG
Angehängte Dateien:
-
schaltplan.png
(25 KB)
Und hier die Platine als PNG Hat das denn bestimmte Gründe warum man die Leiterbahnen nicht in 90° Winkeln führen sollte?
Angehängte Dateien:
-
platine.png
(32 KB)
Gast
#792365
Habe nur mal kurz drüber geschaut, und selber bin ich nicht der Hardware Guru!!! Aber mit hat man mal gezeigt das man am besten eine große GND-Flache macht. Das geht mit Eagle über die Polygon-Befehl.
Gast
#792367
>Hat das denn bestimmte Gründe warum man die Leiterbahnen nicht in 90° >Winkeln führen sollte? In der HF ja (Stichwort Reflexion), ansonsten sind es rein optische Gründe, wie man bei deiner Platine sehen kann. 90°, 45° und beliebige Winkel habe ich gesehen, sieht einfach sch* aus.
Hallo! Die 100n Ablockkondensatoren sollten so nah wie möglich an das jeweilige IC. Also C2,C3 und C4... MfG Hias
Das mit der GND-Fläche habe ich auch mal gelesen, macht ja auch Sinn. Wenn ich aber ein Polygon über die gesamte Platine mache füllt Eagle so gut wie die gesamte Platine aus.
@Jupp Da haste wohl recht daß das nicht so doll aussieht. Ich war aber schon froh daß ich das überhaupt alles geroutet bekommen habe. Ist ja auch nur für mich...
Gast
#792385
@Robert Knipp Hmm was willst du eigendlich? Auf der einen Seite soll sich der Besucher die Arbeit machen und dein Projekt begutachten, sie geben dir Tips wie du was verbessern kannst und sagst dann "ach ist ja nur für mich". Dann würd ich sagen, viel Erfolg mit deiner Platine und du hast alles richtig gemacht, Mensch da brauchst du doch deine großartige Arbeit auch nicht zur Überprüfung geben. ;-) Nichts für ungut aber entweder, oder...
Gast
#792386
Bei 90° Winkeln werden die Ecken beim ätzen abgerundet, d.h. dort befindet sich eine Engstelle.
... wrote: > @Robert Knipp > > Hmm was willst du eigendlich? > Auf der einen Seite soll sich der Besucher die Arbeit machen und dein > Projekt begutachten, sie geben dir Tips wie du was verbessern kannst und > sagst dann "ach ist ja nur für mich". > > Dann würd ich sagen, viel Erfolg mit deiner Platine und du hast alles > richtig gemacht, Mensch da brauchst du doch deine großartige Arbeit auch > nicht zur Überprüfung geben. ;-) > > > Nichts für ungut aber entweder, oder... Sorry, aber das war ja nur auf die Optik bezogen. Ich wollte damit ja nur sagen daß das nicht so schlimm ist wenns nicht so toll aussieht. Es geht mir ja hauptsächlich darum daß vllt. jemand noch nen richtigen Fehler findet.
@ Robert Knipp Schaltplan Passt soweit, aber - Rahmen fehlt - Der Bus ist hier Overkill, ohne kann man das schöner und einfacher zeichnen Layout - Leitungen im 45 Grad winkel verlegen, nicht beliebig - Kein Brücken unter einem IC - Brücken dürfen sich nicht überschneiden - die 100nF müssen NAH an den AVR, 2cm oder weniger MfG Falk
Gast
#792420
>Da haste wohl recht daß das nicht so doll aussieht. Ich war aber schon >froh daß ich das überhaupt alles geroutet bekommen habe. Ist ja auch nur >für mich... Mein Kommentar sollte nicht so rüberkommen, dass deine Arbeit sch* ist. Aber du hast das schon verstanden, wie's gemeint ist :)
Die Winkel sind teilweise chaotisch und die Clearance ist mitunter viel zu klein, nahe am Leiterschluss.
Gast
#792523
Was ist mit der Kühlung von LM293 / 7805? Versuche die Kondensatoren da hinzusetzen wo sie gebraucht werden (C6->IC6) Ein Teil deiner Antenne befindet sich auf der Platine. Soll das Funkmodul auf die Unterseite? Bauform R3 könnte kleiner sein, sofern das der Kontrast Poti sein soll.
So, habe noch mal einen Versuch gestartet. Nun siehts so aus. Mit der Kühlung weiß ich nicht genau. Den 7805 verschraubt man doch normalerweise auf einer Massefläche, oder? Ich habe das aber noch nicht ganz raus wie man diese Masseflächen hinbekommt? Das Poti ist für den Kontrast gedacht. Aber ich denke das lasse ich so, habe keinen Bock das jetzt zu ändern, ist ja auch genug Platz da. Kann mir noch einer erklären wie das genau mit den Masseflächen mache? Wenn ich ein Polygon über die gesamte Platine mache füllt Eagle so ziemlich die gesamte Platine aus.
Angehängte Dateien:
-
Platine.png
(34 KB)
Gast
#792572
Kannst du bitte mal das brd-File hochladen?
Jupp wrote:
> Kannst du bitte mal das brd-File hochladen?
Na klar!
Schaut schonmal besser aus, aber je nach Strom wuerde ich sagen die Versorgungsnetze sind zu duenn... und wie schon gesagt ab nem gewissen Strom musste den Spannungswandler kuehlen.
Gast
#792588
Hmm, der rechte Anschluss von C2, der schaut recht sinnfrei aus. Verleg deine Signale doch nich mitten durch die Prärie wie Gummibänder, sonder schieb die Leiterbahnen schön zusammen (je nach Möglichkeit). Dann kriegste auch schöne große Freiflächen, aus denen du dann Masseflächen machen kannst, was den Ätzvorgang deutlich beschleunigt...
Gast
#792589
Ich würde die Leiterbahnen auch generell dicker machen. Du hast an vielen Stellen massig Platz, dass ist überhaupt kein Problem.
Gast
#792604
Hi, warum machst du dir es so schwer? ;) Nimm die drei Connectors unten ein bisschen nach unten, dadurch können sie etwas näher an die ICs. IC5 (7805) würde ich um 180° drehen, dürfte wahrscheinlich praktischer sein - die Elkos für das Teil können IMO auch auf die andere Seite. Damit die GND-Fläche auch zu GND wird, benenn' sie um - mach vorher aber einen Ripup auf das GND-Signal, das übernimmt ja die GND-Fläche. Was mir auch aufgefallen ist: die Brücke nach oben bei IC4: warum führst du die Leiterbahn zwischen den Beinen vom Atmel durch? Die Brücke paar mm länger und du kannst auf die Leiterbahn zum IC4 zurückgreifen. Den Antennenanschluss würde ich noch möglichst nah am Modul anbringen, dann kannst du die Antennenlänge besser anpassen. Hier dürfte es zwar nicht drastisch sein, aber man sollte sich von Anfang an ein halbwegs gutes Design angewöhnen ;) HTH Chris
Meint ihr denn die Leiterbahnen sind auf jeden Fall zu dünn oder würde es so gehen? Die Ströme liegen doch nur bei wenigen 100mA. Bin jetzt auch wenig motiviert das alles noch ein drittes Mal zu routen.
Gast
#792612
Achja, was mir bei der .brd aufgefallen ist: Damit die Leiterbahnen nicht zwangsweise schräg werden, nimm beim Raster immer ein vielfaches oder einen geraden Teiler von 2,54mm, wobei man da nicht zu weit runter gehen sollte (ich nimm idR. 0,3175mm bei SMD). Bei DIL reicht 1,27 bzw. 0,635 locker. Aber das wirklich nur noch am Rande :)
Gast
#792614
Robert: du musst nicht alles neu Routen, mit Change geht das relativ flott von der Hand. Tipp in der Commandline einfach mal "Change Width" ein. 1,016mm sollten IMO vollständig ausreichend sein (ist gut ätzbar und gleichzeitig halbwegs dünn genug, zwischen den Beinen durchzukommen - wenn es da zu knapp wird, 0,8128mm nehmen). Viele Grüße Chris
Gast
#792621
Dickere Leiterbahnen, weil ja nicht dauerhaft exakt 100mA fließen, sondern bei Digitalschaltungen auch mal Stromspitzen beim Schalten auftreten. Und die werden von dicken Leiterbahnen wesentlich leichter abgefangen. Aus dem gleichen Grund sollte der Prozessor auch mal nen Blockkondensator bekommen^
Gast
#792624
Mit der Zuleitung der Antenne von JP3 zum RFM12 vollführst du zwei Layerwechsel und bist außerdem noch recht lang. Setze den JP3 doch direkt an den RFM12 und löte dort die Antenne an. (Wird ja sicher ein Stück Draht sein, dem es egal ist, wo er angelötet ist.)
Gast
#792652
Hi, ich hab mal den Worten bisschen Taten folgen lassen. Ist zwar für den Lerneffekt nicht so gut, aber ich konnt's einfach nicht lassen ;) Unten konnte ich leider nicht Hand anlegen - da blockt meine Light-Version ab. Du kannst ja die ganze Platine noch ein bisschen nach oben verschieben, dann können wir ggf. da auch noch bisschen was machen **g** Grüße Chris
Wow! Das sieht ja schon mal viel ordentlicher aus als meins. Wie verschiebe ich denn die komplette Platine? Ich seh schon, man sollte sich beim Layouten wohl mal etwas am Schaltplan orientieren.
Gast
#792671
Hi, einfach alles markieren, auf Move gehen, Rechtsklick und nach oben verschieben. Mit Linksklick verlässt du den Move-Modus wieder. Grüße Chris
Ok, habs verschoben.
Die Masse ist immer noch grausam! Schau dir mal an, wie weit der Strom von C2 zum GND Pin vom AVR fliessen muss. Das schreit nach Problemem! MFG Falk
Gast
#792766
Hi, ich hab das Ganze mal halbwegs angepasst. Ganz schön isses noch immer nicht, aber IMO deutlich besser als vorher ;) Grüße Chris
Gast
#792852
stimmen die vias mit 0,6mm bohrung? zum handverlöten der top-seite wohl kritisch
Michael H* wrote: > stimmen die vias mit 0,6mm bohrung? zum handverlöten der top-seite wohl > kritisch Haben die nur 0,6mm? habe ich noch garnicht drauf geachtet. Naja, die kann man ja sicher problemlos vergrößern. @Chris Ich schau mir das heute nach Feierabend mal an. Erstmal VIELEN DANK dafür. An alle anderen natürlich auch für die schnelle Hilfe.
Gast
#793778
@ Robert Knipp Hi Robert, hab mir dein Layout schon mal angesehen. Bei der Dichte würde ich sagen,Blaue Leitungen waagerecht und rote Leitungen senkrecht bevorzugt verlegen.Nicht gemischt. Soweit es geht eine Verbindung jeweils nur auf einer Seite. Nicht mehrfach wechseln.Via`s vermeiden.Pads als Duko`s nutzen. Diese kleine Schaltung an der Antenne muß die auf die Lötseite(Blau) oder wie die Chip`s auf die Bestückungsseite? SMD kann man zwar auf beide Seiten plazieren, aber wenn es keinen Grund gibt sollte man alle Bauteile auf die Bestückungsseite setzen. Wenn Interesse besteht,würde ich dir gern einen Entwurf machen. Gruß Martin
@Martin Also wenn du Spaß dran hast, tob dich aus. Ich bin für jede Hilfe dankbar. Außerdem habe ich die Erfahrung gemacht daß man aus Beispielen unheimlich gut lernt. Das RFM-Modul kann natürlich auch auf die Bestückungsseite, aber da braucht man doch so viele Durchkontaktierungen. Daher habe ich sie auf die Lötseite getan. Die Version von Chris finde ich allerdings auch schon recht ordentlich.
Gast
#795018
HAllo Robert Knipp, Hab mich ausgetobt, Das Layout macht so einen besseren Eindruck, auch wenn es noch verbesserungswürdig ist. Die Komponente mit der Antenne konnte ich leider nicht auf die Lötseite bekommen.Eagle-Light legt sich da quer. So dürfte das aber 100% aufgelöst sein.Die paar Via`s sind wohl zumutbar. An einigen Lötpunkten(z.B.Steckerleisten) kommt man von der Bestückungsseite mit dem Lötkoplben nicht heran ohne den Kunstoff zu verbrutzeln.Daher hier zusätzliche Via`s. Die Powerleitungen habe ich gleich etwas breiter gemacht. Das Prinzip einer vernünftigen Leitungsführung bei der vorliegenden Verbindungsdichte dürfte aber leicht durchschaubar sein. Noch ein Tip:Künftig Layout so plazieren das der Bildschirm besser ausgenutzt werden kann.Drehen in Eagle-Light wird bei der Boardgröße leider nicht unterstützt. Viel Spaß beim Prototypbau.
Jau, das sieht ja super aus. Vielen Dank für die Mühe. Werde das die Tage oder vllt. schon morgen mal ätzen. Bin ja mal sehr gespannt ob das auch funktioniert was ich mir da ausgedacht habe. Ich denke an dem Beispiel wird mir die Systematik bei Leiterplattendesign auch ganz gut klar.
Gast
#795210
@ Robert Knipp, Dann hat dein Thread seine Aufgabe ja wunderbar erfüllt. Freut mich das meine Mühe Anerkennung findet. Gruß Martin
Robert Knipp wrote: > Jau, das sieht ja super aus. Vielen Dank für die Mühe. Werde das die > Tage oder vllt. schon morgen mal ätzen. Bin ja mal sehr gespannt ob das > auch funktioniert was ich mir da ausgedacht habe. > Ich denke an dem Beispiel wird mir die Systematik bei > Leiterplattendesign auch ganz gut klar. Vorsicht Robert, Das Layout vom " pcbfreak (Gast) " ist nicht KONSISTENT zu deinem Schaltplan !!! und es sind FEHLER im LAYOUT. laut deinem Schaltplan liegen der Pin9 von IC2 u. IC4 sowie Pin40 von IC1 auf GND. im, Layout von " pcbfreak (Gast) " haben die keine Verbindung zu GND, und haben andere Netznamen. Es wurden auch andere Netze umbenannt zb. VCC Also, ich weis jetzt nicht, ob da noch mehr Fehler passiert sind. Das Bord wird wohl so nicht funktionieren. lg Peter
@Peter Vielen Dank für den Hinweis. Das ist mir allerdings auch schon aufgefallen. Es ist aber schon ganz anschaulich wie welche Leitungen verlegt werden sollten und wie die Bauteile platziert werden sollten. Ich werde mir jetzt mal die Layouts vom pcbfreak und vom Chris als Anregung nehmen und es selbst noch einmal versuchen. Ich denke so sollte es dann ganz gut klappen.
Nun siehts so aus. Allerdings finde ich sind diese winzigen Flächen zwischen den Leiterbahnen unnnötig. Die Orphans ganz ausschalten ist aber auch blöd. Wie funktioniert denn das genau mit dem Subtrahieren von Polygonen?
Angehängte Dateien:
-
platine2.png
(35 KB)
@ Robert Knipp (mr_insanity) >Nun siehts so aus. Sieht gut aus. > Allerdings finde ich sind diese winzigen Flächen >zwischen den Leiterbahnen unnnötig. Die Orphans ganz ausschalten ist >aber auch blöd. ??? Schalt sie aus. >Wie funktioniert denn das genau mit dem Subtrahieren von Polygonen? Nützt dir hier nichts. MfG Falk
Gast
#796469
@ Robert Knipp @ Peter S* (ungefragter Kommentar) >Das Layout vom " pcbfreak (Gast) " ist nicht KONSISTENT zu deinem >Schaltplan !!! Mir stand kein Schaltplan zur Verfügung!!! >und es sind FEHLER im LAYOUT. Für Verbindungsfehler kann ich daher nichts. Ich habe die Verbindungen wie Vorverlegt oder fehlende teilweise mittels "show" handnachverlegt. Autorouter und Luftlinienberechnungen funktionieren bei der Lightversion und der Boardgröße eben nicht.Außerdem hat Eagle anscheinend noch Bugs. (Auch wenn sich hier einige glühende Eagle-Vergötterer dieses verbitten). >laut deinem Schaltplan liegen der Pin9 von IC2 u. IC4 sowie Pin40 von >IC1 auf GND. >im, Layout von " pcbfreak (Gast) " haben die keine Verbindung zu GND, >und haben andere Netznamen. Ist mir auch aufgefallen und hab ich ignoriert. >Es wurden auch andere Netze umbenannt zb. VCC Das hat Eagle gemacht. Ich hab zwar den DRC ausgeführt und auch reichlich Clearencefehler gemeldet bekommen,konnte und wollte die aber ohne Schaltplan nicht weiter bearbeiten. Ich wollte nur ein wenig eine sinnvolle Entflechtungstrategie damit verdeutlichen.Also nicht mit Schlamm schmeißen.Besser machen. Zu deinem letzten Entwurf: Wenn der DRC fehlerfrei ist würde ich die Leitung oben rechts etwas weiter von der Schraube entfernt plazieren. Mir gefällt jedenfalls dein Entwurf, obgleich ich glaube das hier sicher ein paar ungläubige Besserwisser das anders sehen,nur um sich selbst zu reproduzieren und gern ihren Senf dazugeben,ohne selbst mal Hand anzulegen. Die Polygone kann man anscheinend nicht editieren(z.B.splitten oder so). Mit einer Sperrfläche könnte man Bereiche,wo Polygone stören,ausgrenzen. Steht auch in der Hilfe bei Auto-Routing-Fläche. Irrtum vorbehalten Nobody is perfect Gruß Martin
Falk Brunner wrote: >>zwischen den Leiterbahnen unnnötig. Die Orphans ganz ausschalten ist >>aber auch blöd. > > ??? > Schalt sie aus. Andere Möglichkeit: Die clearance des Polygons höher stellen, bis die Orphans verschwinden.
Habe die Orphans jetzt ganz weggelassen. Finde es echt OK so wie es jetzt ist und werde es so lassen. DRC zeigt auch keine Fehler, es sollte also so klappen. Nochmal allen ein herzliches Dankeschön für die vielen konstruktiven Beiträge und Ratschläge!
So siehts jetzt aus.
Angehängte Dateien:
-
platine2.png
(33 KB)
Gast
#796871
@Hallo Robert, An Ic3 habe ich die Befürchtung das zwischen den beiden Pin`s oben rechts ein Kurzschluß entsteht.Da wirst du wohl die Leiterbahn splitten und etwas dünner machen müssen. Ca. 1cm Rechts davon ist die Massefläche (Polylinie) zu dicht an der Leiterbahn was zwar evtl. gerade noch so geht aber wenn man schon mal nachbessert dürfte das auch kein Problem sein. Leitungen die zwischen zwei ovalen Pads verlegt sind,könnten evtl. auch mit der gleichen Methode optimiert werden. C6 scheint mir von der Bauform im Verhältniss zur Kapazität eher etwas kritisch. Ich vermisse die Beschriftung LS+BS. Auf die oder etwas ähnliches solltest du keineswegs verzichten. Ansonsten ein gute Arbeit. Gruß Martin
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.