Hallo, moechte ein TFT Display mit einem Samsung ARM9 ansteuern (LCD Controller ist im Samsung integriert). Nun sind mir bei eben diesem Controller Modul des uC einige Registerbedeutungen schleierhaft, die anderen Registerbelegungen, wie der Dot-Clock (Pixel-Clock) oder die Aufloesung des Displays sind ja einfach im Datenblatt des TFT's zu finden. (http://www.beck-oled-lcd-tft-display.de/display-datenblatt/typ/ampire/AM-640480GTMQW-00H%20Ver1.0.pdf) Aber was heisst denn allgemein Front Porch bzw. Back Porch? Und welche Werte sollten dort eingestellt werden? Waer nett wenn jmd zu den folgenden Bezeichnungen eine kurze Erklaerung, Vorschlag fuer Belegung schicken koennte: Besten Dank. VFPD: Vertical front porch is the number of inactive lines at the end of a frame, before vertical synchronization period. VBPD: Vertical back porch is the number of inactive lines at the start of a frame, after vertical synchronization period. HBPD: Horizontal back porch is the number of VCLK periods between the falling edge of HSYNC and the start of active data. HFPD: Horizontal front porch is the number of VCLK periods between the end of active data and the rising edge of HSYNC. VSPW: Vertical sync pulse width determines the VSYNC pulse's high level width by counting the number of inactive lines. HSPW: Horizontal sync pulse width determines the HSYNC pulse's high level width by counting the number of the VCLK.
Fritz Meyer wrote:
> Aber was heisst denn allgemein Front Porch bzw. Back Porch?
Die sogenannten Schwarzschultern. Die liegen um die beiden Sync-
Impulse herum.
Guck dir mal in irgendeiner Doku den Aufbau eines Standard-Fernseh-BAS
an (Bild-, Austast- und Synchronsignal).
Ah okay, danke soweit schonmal. http://de.wikipedia.org/wiki/Fernsehsignal also die Schultern sind noetig, damit Timing eingehalten werden, kann sozusagen als Puffer, anonsten gaebe es eine falsche Synchronisation. Gut zu wisssen schonmal, aber woher weiss ich nun welche Werte mein Display braucht? Im gezeigten Datasheet aus meinem vorherigen Post, finde ich diesbzgl leider keine Werte. Auch die beiden Register-Settings "VSPW: Vertical sync pulse width determines the VSYNC pulse's high level width by counting the number of inactive lines. HSPW: Horizontal sync pulse width determines the HSYNC pulse's high level width by counting the number of the VCLK." sind mir noch nicht klar was ich da reinschreiben soll, eig. sollten diese doch auch aus dem Display-Datasheet hervorgehen. Danke.
Ich würde das Timing eines Standard-BAS dafür umrechnen und den Rest ausprobieren. Du hast ja den Vorteil, dass der Effekt sichtbar ist. ;-)
jo so hab ichs nun auch gemacht, so bisschen Trial and Error Methode, und im Moment siehts schonmal ganz gut aus, Danke soweit schonmal.