mikrocontroller.net

Forum: FPGA, VHDL & Co. Falsche Pegel auf Clock Ausgängen


Autor: Matthias F. (flint)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

ich hab hier einen Virtex5 LX50T, ES, auf dem ML505 Board. Ich lasse mir 
interne Signale auf der Steckerleiste ausgeben, da sind einige Clocks 
und einige normale Ausgänge darunter. Die Clocks kommen teilweise aus 
FFs, teilweise direkt aus einer DCM über einen BUFG.

Mit dem Oszi messe ich die richtigen Frequenzen aber falsche Voltage 
Swings: Die 50MHz Clock zb hat nur ca 2V statt 3,3V, die 30MHz Clock 
dafür 6V statt 3,3, die 60MHz Clock passt dafür ziemlich.

Mein Kollege hat mich auf das Problem der fehlenden Terminierung 
hingewiesen und nimmt an, dass es sich um Reflexionen handelt, die das 
eigentliche Signal überlagern, wobei es je nach Frequenz eine 
konstruktive oder eine destruktive Interferenz sein kann.

Soweit kommt mir das logisch vor. Ich würde allerdings gerne mit dem 
Logikanalysator an diese Pins ran und an diesem Punkt ist mir nicht 
klar, ob ich das so machen kann (weil der Logikanalysator eine 
Terminierung hat), ob ich dafür irgendetwas basteln müsste (zb eine 
Terminierung zu GND) und es dann abgreifen kann oder ob ich da gar keine 
Chance habe, diese Signale im richtigen Spannungsbereich zu erfassen. 
Vielleicht kann mich da ja ein Mensch mit mehr ET Verständnis beraten.

LG
M

Autor: Bernd G. (Firma: LWL flex SSI) (berndg)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Dein Kollege wird wohl recht haben.

Es kann auch an ungeeigeten Meßmitteln liegen.
Da die FPGA eine recht hohe Treiberfähigkeit besitzen, würde ich  die 
Ausgänge am Steckverbvinder versuchsweise mit ca. 470 Ohm gegen Masse 
abschließen und dann noch mal mit dem Oszi reingucken. Wenn die Pegel 
dann im erwarteten Bereich liegen, LA anschließen.  Die 7 mA sollte der 
Stein schaffen.

Autor: Matthias F. (flint)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Also mit einer selbstgebastelten Terminierung müsste ich an den Pins die 
richtigen Dinge abgreifen? Das ist zwar nicht so angenehm wie eine 
Terminierung im LA aber wohl machbar.

Danke!

Autor: Bernd G. (Firma: LWL flex SSI) (berndg)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wenn Dein LA eine ähnliche Terminierung zuwege bringt, sollte man 
natürlich besser die nehmen.
Ansonsten mal versuchen, den Triggerpunkt im LA hoch und runter zu 
bewegen,
so im Bereich 1 - 2 V und nachsehen, ob das Ergebnis vertrauenswürdig 
ist.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.