Hallo,
tja, jetzt hat es mich dann auch gepackt, und ich habe auch mal eine
eigene Platine entwickelt. Es ist meine erste. Ich habe davon leider
kaum Ahnung. Habe zwar viel hier im Forum gelesen, aber bei der
Umsetzung sieht dann doch alles anders aus.
Ich brauchte drei Anläufe, bis ich es überhaupt geschafft habe, alle
Leitungen zu verlegen. Dazu kommt noch, dass ich mich mit Eagle auch
nicht sonderlich auskenne. Wie gesagt, ist meine erste Platine.
Ich würde mich natürlich total freuen, wenn die so funktionieren würde.
Ich würde die dann in nächster Zeit mal irgendwo produzieren lassen.
Aber bevor ich das machen lasse, wäre es natürlich toll, wenn ein paar
Experten mal einen Blick draufwerfen könnten. Ich bin für alle Tips
dankbar, insbesondere natürlich wenn ich kritische Fehler drin habe, so
dass das Teil nie laufen wird...
Für den DRC habe ich ein File von Bilex genommen, dass die auf ihrer
Homepage haben. Masseflächen habe ich mittels der Polygon-Methode
gemacht (sieht man also nach einem Ratsnet). Im angehängten File sind
die Eagle-Dateien, sowie der Schaltplan und das Board im png-Format.
Also, ich hoffe natürlich sehr, dass meine bisherige Arbeit nicht total
umsonst war, und ich die Platine am Schluss tatsächlich produzieren
lassen kann. (hoff)
Michael
>und ich die Platine am Schluss tatsächlich produzieren>lassen kann. (hoff)
Produzieren lassen kann man viel, ob es dann auch das tut was man sich
dabei gedacht hat ist etwas anderes.
Poste Schaltplan und Platine doch bitte mal im *.png-Format für die
"weder win-zip noch eagle"-Nutzer...
Schöne Grüße,
Alex
Und hier von unter.
Dass man alles produzieren lassen kann, ist mir natürlich klar ;-) Eben
deshalb wollte ich ja mal fragen, ob ihr meint, dass es Sinn macht, das
Board fertigen zu lassen, sprich ob es Chancen hat, so zu funktionieren.
Vielen Dank schon mal
Michael
P.S.: Bin auch kein Win-Zip-User, sondern Linux-User. :-)
Also, als png ist der Schaltplan sehr schlecht zu lesen, finde ich
zumindest. Ich habe mal ein paar Leitungen mehr beschriftet (und zwei
Überlappungen rausgenommen). Hoffe, es geht so besser zu lesen.
Michael wrote:
> Also, als png ist der Schaltplan sehr schlecht zu lesen, finde ich> zumindest. Ich habe mal ein paar Leitungen mehr beschriftet (und zwei> Überlappungen rausgenommen). Hoffe, es geht so besser zu lesen.
Erm, mal am Rande: Da steht USBprog5.0 dabei. Ich denke mal, Du hast
dabei das USBprog-Projekt von Benedikt Sauter als Vorlage genommen (was
ja voll okay ist). Darf ich aber vorschlagen, den Namen evtl.
anzupassen, um die Verwirrung in Grenzen zu halten? Sonst gibt es
nachher 200 verschiedene USBprogs mit komplett verschiedener
Funktionalität.
Nicht böse gemeint, nur ein Hinweis. :)
Gruss, Torsten
Arrrggg, jetzt habe ich auch die Beschriftungen falsch angebracht!
Hier noch eine Version...
@Thorsten:
Stimmt. Ich hatte mal im Forum dort unter dem Titel "Vorschläge für die
übernächste Version: USBProg5.0" vorgeschlagen, man könnte ja mal einen
FX2 nehmen als Controller. Dann bräuchte man keinen AVR-Progger mehr, um
einen jungfräulichen USBProg das erste Mal zu beladen.
Leider hatte dort niemand Interesse an der Idee. Man sah eher das
Problem, dass der FX2 auch nicht schneller als die AVRs seien.
Da mich das aber reizte, habe ich dies als Anlass genommen, mal eine
eigene Platine zu entwickeln. Und damit diese dann vielleicht schneller
wird, habe ich gedacht, hängen wir vielleicht einen CPLD dran?!
Die Beschriftung "USBProg5.0" werde ich aber wieder rausnehmen, auch
wenn die Platine niemals verbreitet werden wird (Möglicherweise läuft
das Teil ja sowieso überhaupt nicht...). Danke auf jeden Fall für den
Hinweis.
als anregung für den schaltplan: mach die busse weg und nutze
stattdessen Label. hinter das entsprechende label kannst du ja noch eine
bemerkung machen wo es hinführt, oder eine zahl die angibt wie oft es
dieses label im schaltplan gibt. die busse machen den ganzen schaltplan
nur unübersichtlich.
mir is grade mal wieder aufgefallen, dass die µC und IC symbole in eagle
eine absolute zumutung sind was die auf- und ver-teilung der pins
betriffft
@Falk:
Na ja, wenn man den Tipp von Willy befolgt, geht es vielleicht besser.
Im Eagle-File kann ich eine Leitung anklicken und seh dann, wohin sie
führt. Im png-File ist mir zum ersten Mal aufgefallen, dass nicht alle
Leitungen, die in einem Bus endeten, gelabelt waren. Dadurch ist das
Nachverfolgen vermutlich nicht so einfach, oder?
Aber wenn Du ihn gut lesen kannst, was ist denn Dein Feedback? Irgendwas
kritisches drin?
Warum die verbeulten Leiterbahnen im Bottom-Layer? (Platine Mitte unten)
Immer schön in 90 /45 Grad verlegen.
Das Wechseln der Leiterbahndicke würd ich auch nur da machen, wo es
nötig ist. Z.B. an einer Stelle, an der die Leiterbahn zwischen 2
Anschlusspins hindurchgeführt wird...
@ Michael (Gast)
>Leitungen, die in einem Bus endeten, gelabelt waren. Dadurch ist das>Nachverfolgen vermutlich nicht so einfach, oder?
Stimmt.
>Aber wenn Du ihn gut lesen kannst, was ist denn Dein Feedback? Irgendwas>kritisches drin?
Ich kenn weder den einen noch den anderen IC. Da kann ich nichts zu
sagen.
Mfg
Falk
@Emanuel:
Ja, danke. Hab ich jetzt geändert.
Mit der Leiterbahndicke war ich leider nicht immer ganz konsistent.
Begonnen hatte ich erst mit 16mil. Dann kam ich an einigen Stellen nicht
gut durch. Dann habe ich langsam aber sicher bis auf 12 oder 10min
verringert. Am Schluss hatte ich versucht, die gelegten Leiterbahnen
wieder zu verbreitern auf 16mil, zumindest mal die VCC und die GND. Na
ja, wahrscheinlich nicht das beste Vorgehen.
@Falk:
Sind leider beides nicht so häufig eingesetzte ICs.
Trotzdem, wenn Dir irgendwas kritisches auffällt, sei es beim Schaltplan
oder im Layout, wär ich echt dankbar. (Na ja, wenn alles o.k. wäre, ist
es natürlich auch gut ;-)
