Hallo, ich arbeite an einem Projekt, bei dem am FPGA ein SRAM angeschlossen ist. Dieser bekommt vom FPGA ein Clock-Signal. Im FPGA arbeitet außerdem ein DCM, der mir eine x2 und 180° verschobene Clock generiert (die ich teilweise auch für die Ram-Steuerung brauche). Bei der Erstellung des DCM bin ich jetzt auf das Problem internes <-> externes Feedback gestoßen. Ich habe den Abschnitt in xapp462 durchgearbeitet, trotzdem ist da noch ein Fragezeichen in meinem Kopf. ;) Ich will ja sowohl außen am RAM als auch innen bei der Steuer-SM den gleichen Takt. Welches Feedback muss ich dann nehmen? Oder brauche ich mehrere DCM?
Gast
#812036
Dein Problem läßt sich nicht so ohne weiteres ohne Kenntnis der inneren und äußeren Timingforderungen klären. Innen und außen den gleichen Takt ist immer schwierig zu machen. Man kann aber minimale Differenzen definieren. Z.B. mit timing constraints. Wenn Dein RAM kein SD- oder DDR ist, sollte das Problem eigentlich lösbar sein. Wie sind denn die Timingforderungen? Läßt sich da was mit Pufferregistern machen?