Der ominöse sagenumwobene geheimnisvolle ultimative Clockeingangspin

Die gibt es an jedem FPGA... Stehen im Datenblatt...

Ich weiß, ich hätte in der User-Guide nachgesehen im Kapitel Clock 
Resources, aber ich finde die Info nicht.

Tschüss
Martin

Eine Minute auf der Xilinx seite, dann das Pinout für Virtex 4 gefunden:
http://www.xilinx.com/support/documentation/virtex-4.htm#19321

;)

> Ich habe leider die Information in den Datenblättern nicht finden können.

Bei Xilinx sind die Datenblätter jeweils auf mehrere PDFs aufgeteilt. Du 
hast vielleicht im falschen nachgesehen. (Der Sinn ist, dass die Lage 
der Clockpins vom Package abhängt, und im allgemeinen Datenblatt nur die 
Innereien des FPGA beschrieben sind).

> An welchen Pin darf ich einen Eingangsclock dranhängen.

Die Systemclock(s) für den FPGA kommt (kommen) an eben diese Clock-Pins. 
Andere Clocks kommen evtl. an Datenpins, insbesondere wenn sie tiefe 
Frequenzen haben und nicht an die Clock-Eingänge der FPGA-Register 
gehen, sondern (evtl. sogar mit vorgeschalteter Logik) and die 
Clock-Enable-Eingänge. Der Unterschied ist einfach, dass sich solche 
Clocks für den viel schnelleren FPGA eher wie Daten als wie Clocks 
verhalten.

In VHDL:

Systemclock, sollte an Clockpin:

1

if clk'event and clk='1' then ...

Beispiel: Externe Busclock, kommt an Datenleitung:

1

if systemclk'event and systemclk='1' then

2

  if externe_clock = '1' then datenreg <= datenleitung;

3

end if;

Der Witz der Clockpins ist, dass manchmal ein PLL dranhaengt, aber ganz 
sichr nach einem Eingangsbuffer die Treiber und die Clocklinien kommen, 
die an jedes flipflop gehen.

Wie ist das mit den PLLs? Die liegen ja fest verdrahtet im Gehäuse. Nach 
meinem bisherigen Verständnis laufen die dedicated clock pins nichts 
zwangsweise auf eine Clocknetz, sondern können zu einer PLL verdrahtet 
werden. Erst von dort geht es auf CLocknetze (wenn man/die Synthese es 
will).

Gibt es da Einschränkungen? Wenn ich z.B. ein Layout mache und den 
Oszillator für eine PLL günstig lege und dann später eine andere 
benutzen muss, weil die erste anderweitig belegt ist? - Z.B. bei einer 
Deisgnänderung?