mikrocontroller.net

Forum: FPGA, VHDL & Co. Datentyp in Entity über generics verändern, möglich?


Autor: Guest (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
So, mein Problem ist etwas ungewöhnlich, aber evtl. kann mir hier 
geholfen werden.

Ich möchte eine Komponente parametrierbar gestalten. Dazu gehört in 
meinem Fall auch die Bedingung, nicht nur die Breite eines 
Ein-/Ausgangssignals zu verändern, sondern auch den Datentyp selbst, 
z.B. std_logic oder std_logic_vector. Gibt es da eine Möglichkeit, über 
generics oder packages das zu Realisieren??? Habe bisher keine Lösung 
gefunden.

Autor: Xenu (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.